本发明专利技术涉及一种应用于智能电网中的自适应多信号源对时卡装置，其包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。本发明专利技术还提供一种与该自适应多信号源对时卡装置相应的报文分析系统，其可通过对时总线实现对网络记录及分析装置、录波装置进行高精度对时，并对智能电网自动化系统通讯网络实时采集的数据流打时间戳，进而使智能电网中的报文分析系统能够自动适应对时信号的类型，其对时精度达到纳秒级。且本发明专利技术的对时卡装置及相应的报文分析系统的结构相对简单，成本低廉，应用范围较为广泛。
【技术实现步骤摘要】
本专利技术涉及网络通信系统
，特别涉及智能电网自动化通信系统
，具体是指一种智能电网中的自适应多信号源对时卡装置及报文分析系统。
技术介绍
智能电网是为了解决能源和环境问题，实现经济和社会长期的可持续发展，以可再生能源代替不可再生能源过程中，电力系统必须具备的综合控制手段。智能电网所涉及的内容十分广泛，如分布式电源(风能发电、太阳能发电等)的接入，电力系统智能控制技术(智能变电站、智能调度等)，智能一次设备(智能变压器、智能断路器等)，分布式储能，智能电表，电动汽车等，是人类新技术革命的领军者。嵌入式系统可以定义为嵌入于宿主设备以辅助宿主设备高质量完成其功能小巧而廉价的计算机系统。它可以是自成完整计算机系统的微控制器(单片机)或是由微处理器为主构成的计算机系统。装载嵌入式系统的硬件平台即为嵌入式计算机平台。CPCI (Compact PCI)是计算机PCI总线在嵌入式领域的扩展，硬件结构改金手指板卡连接为IEC 2_高密度针孔连接，总线规范规定了背板上各插槽之间，系统槽与背板，I/O模板与背板之间严格的互连关系，定义了背板、模板和前后面板的结构和尺寸。定义接口 Pl支持32位PCI操作，接口 Pl和P2支持64位PCI操作，接口 P3、P4和P5留给用户使用或作为总线扩展用。规范还为33MHz和66MHz工作频率的Clock信号分布，定义了严格的设计规则。规范还定义了系统管理总线，并为背板上每个插槽定义了唯一对应的物理地址。CPCI系统由金属外壳和前、后面板组成的整体导电以及电路设计，使得CPCI具有电磁辐射屏蔽和静电释放能力，表现出良好的电磁兼容性。智能电网主流自动化系统均以网络化通信方式实现设备与系统、系统与系统之间的互联。在智能电网的许多工业级应用中，对网络时钟同步精度的要求越来越高，有些设备甚至需要达到微秒(US)级精度。如现在推行的智能变电站综合自动化应用中，变电站的所有设备通过局域网连接在一起，并需要在一个统一的时间基准上对这所有设备的运行进行监控，还要在发生事故时进行故障记录，并在事故后对所记录的数据进行分析。在这个过程中，通信网络记录及分析系统是使其重要，且对网络时钟同步精度要求最高的部分之一，需要达到μ s级。故障发生时，各个记录设备在不同的地方运行，它们会自行记录下系统的运行情况，当工作人员根据这些记录下来的数据进行故障分析时，如果各个设备的时钟未能精确同步，本是同时发生的事件变得不同时了，这将使得故障分析的结果与实际不符，造成故障早期预警、事故后故障分析定位及测试的困难。由此可见，高精度的网络时钟同步对保证变电站的安全运行具有重要意义。 IRIG(Inter-Range Instrumentation Group)是美国祀场司令部委员会的下属机构，称为"靶场时间组"。其与脉冲校时方式相比，更大的优点在于，它本身具备年、月、日、时、分、秒、毫秒的时钟信息，因此不需要外部的时间信息的补充就非常准确了。IRIG时间标准有两大类一类是并行时间码格式，这类码由于是并行格式，传输距离较近，且是二进制，因此远不如串行格式广泛；另一类是串行时间码，共有六种格式，即A、B、D、E、G、H。它们的主要差别是时间码的帧速率不同。B码的主要特点是时帧速率为I帧/s ;携带信息量大，经译码后可获得1、10、100或lOOOc/s的脉冲信号和BCD编码的时间信息及控制功能信息；高分辨率；调制后的B码带宽，适用于远距离传输；其分直流、交流两种；具有接口标准化，且国际通用，IRIG-B(DC)时间码格式如图I所示。其帧速率为I帧/s，可将I帧(Is)分为10个字，每字为10位，每位的周期均为10ms。每位都以高电平开始，其持续时间分为3种类型2ms (如二进制"O"码和索引标志)、5ms (如二进制"I"码)和8ms(如参考码元PR，即每秒开始的第一字的第一位；位置标志PO P9，即每个字的第十位)。第一个字传送的s是信息,第二个字是min信息,第二个字是h信息,第四、五个字是d (从I月I日开始计算的年积日)。另外，在第八个字和第十个字中分别有3位表示上站和分站的特标句柄元。要对IRIG-B信号进行解码并识别必须进行脉宽检测，这是纯软件无法实现的。 2000年，欧盟各国联合实施了一项“欧米伽”计划，由此诞生了 IEEE1588标准。在IEEE1588的时钟同步系统中，时钟主要有主时钟和从时钟两大类。时钟同步过程分为两个阶段进行，一个是偏移测量阶段，一个是延时测量阶段。I、偏移测量阶段偏移测量阶段是指测量主时钟与从时钟之间的时间偏移量，并在从时钟上消除这些偏移。在偏移测量阶段，主时钟周期性地(通常以2秒为一个周期)向从时钟传送一个特殊的同步包(Sync)。其中，Sync包里面带不带时间信息并不重要，重要的是必须记下它准确的发出时刻并放入接着它发出的跟随包(FolloW_Up)中。图2上半部分演示了该过程的细节。为了进行偏移测量，主时钟首先向从时钟发送一同步包Sync，并记下它发出的准确时刻t0,当从时钟接收到Sync包时立刻把当前时刻tl记下。由于偏移量的计算是在从时钟处进行，在此过程中需要用到时标t0，因此，必须在Sync包发出后用一个跟随包(Follow_up)把时标t0装入并发送给从时钟。从时钟在得到t0与tl之后，可用以下公式来估计出时钟间偏移O :tl-to = 0+D1 (I)O = tl-t0-Dl (2)其中，Dl为该过程中主时钟到从时钟的延时误差。2、延时测量阶段延时测量(delay measurement)阶段用于确定主时钟与从时钟间巾贞传输过程中的延时。延时测量阶段是继偏移测量阶段后，由从时钟向主时钟发送一个延时请求包(Delay_Req)开始的。延时请求包并不像同步包Sync那样周期性发送，而只是在有延时测量需要的时候发出。具体过程见图2的下半部分。当从时钟需要测量网络传输延迟时，它就向主时钟发送一个延时请求包，并在包发出的同时记下当前时刻t2，在主时钟接收到延时请求包的那刻立即打上时标t3。由于传输延时的计算也是在从时钟处进行，需要用到时标t3，因此，需要用一个延时响应包(Delay_Resp)装上时标t3并由主时钟发送给从时钟。从时钟在得到t2与t3之后，可得到下列公式t2-t3 = 0-D2 (3)在以上整个测量和计算过程中本文假设传输介质是均匀对称的，也即主时钟到从时钟和从时钟到主时钟的延时是相等的。因此，可得出所求的网络传输延时D(单程)D' = Dl = D2 (4)结合公式(I)，可以得到O = ((tl-t0)-(t3-t2))/2(5)D' = ((tl-t0) + (t3-t2))/2(6)假定延时不会很快的改变，所以它不需要像偏移那样测量频繁，其测量间隔时间(缺省值是4到60秒之间的随机值)比偏移测量间隔时间要大。这样使得网络尤其是设备终端的负荷不会太大。1588对时的关键在于用硬件测量数据包发出和接收的时刻，这样可以最大限度地避免在操作系统层面对数据包发出和接收测量时的延时的不确定性，从此保证对时精度。1997年由PCI总线工业计算机制造商组织PICMG(PCI Industrial ComputerManufacturers Grou本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：王永刚，尹浙洪，程加强，岑登青，郑颖，李金梅，赵健，姜健林，梁守硕，叶在福，赵景武，
申请(专利权)人：上海许继电气有限公司，上海拓森信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。