本发明专利技术公开了一种基于嵌入式的自适应模块电路，其特征在于该电路包括CPU卡和接口卡，CPU卡内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡内设有功能模块、ID配置模块和接口卡接口电路，CPU卡和接口卡之间通过连接器连接。本发明专利技术将嵌入式CPU和接口功能模块分离，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。本发明专利技术的优点在于可以灵活配置接口功能模块，因此使用方便、灵活性好。
【技术实现步骤摘要】
本专利技术涉及嵌入式系统，具体涉及。
技术介绍
在系统集成项目中，为了适应各种不同的应用，需要实现很多种不同的接口，而且这些不同的接口有时需要灵活配置，即有的接口临时需要增加，有的接口有时需要减少。如果采用一体化的嵌入式系统会造成调整时的极度不便。因此，希望专利技术一种将嵌入式CPU 和接口模块分离的方式，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。
技术实现思路
本专利技术的一个目的是提供一种基于嵌入式的自适应模块电路，将嵌入式CPU和接口功能模块分离，且可以即插即用。为了实现上述目的，本专利技术的技术方案是一种基于嵌入式的自适应模块电路，其特征在于该电路包括CPU卡和接口卡，CPU卡内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡内设有功能模块、ID配置模块和接口卡接口电路，CPU卡和接口卡之间通过连接器连接。在系统背板上设有连接器，CPU卡通过CPU卡接口电路与连接器的一端连接，接口卡通过接口卡接口电路与连接器另一端连接。本专利技术的另一目的是提供一种基于嵌入式的自适应模块的自适应方法，该方法可以使得嵌入式CPU和接口功能模块进行自适应，且可以即插即用。为了实现上述目的，本专利技术的技术方案是一种基于嵌入式的自适应模块的自适应方法，其特征在于该方法包括以下步骤A、首先将各个接口卡对应的FPGA配置文件和应用程序按ID的顺序放在CPU卡上的指定的存储区域中；B、CPU卡上的FPGA检测到任意ID 识别引脚的电平变化后，将嵌入式处理器的复位脚拉低进行复位，避免不匹配的程序导致接口卡工作异常；C、嵌入式处理器获取当前ID号，并根据读到ID号，从存储器中读取对应的FPGA配置文件，并将该文件配置到FPGA中；D、配置完成后，启动Iinux内核，内核启动后，自动执行应用程序启动脚本，启动脚本再次读取ID号，根据ID号从存储器中选择相应的应用程序执行。本专利技术将嵌入式CPU和接口功能模块分离，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。本专利技术的优点在于可以灵活配置接口功能模块，因此使用方便、灵活性好。附图说明图I为本专利技术的硬件电路框图。图2为本专利技术的CPU卡接口电路。图3为本专利技术的接口卡接口电路。图4为ID配置电路。图5为本专利技术的结构示意图。图6为本专利技术的系统工作流程。具体实施例方式下面结合附图和实施例对本专利技术进一步的描述。一种基于嵌入式的自适应模块系统，其特征在于该系统包括CPU卡2和接口卡1， CPU卡2内设有嵌入式处理器、内存、存储器、FPGA、网卡以及CPU卡接口电路，该CPU卡接口电路与嵌入式处理器、FPGA和网卡连接，接口卡I内设有功能模块、ID配置模块和接口卡接口电路，CPU卡2和接口卡I之间通过连接器3连接。在系统背板4上设有连接器3，CPU 卡通过CPU卡接口电路与连接器的一端连接，接口卡通过接口卡接口电路与连接器另一端连接。连接器3两侧分设一根插槽，CPU卡2的一侧设有边接头，边接头上设有与CPU卡接口电路相对应设置的多个导电触点，接口卡I的一侧也设有边接头，边接头上设有与接口卡接口电路相对应设置的多个导电触点，连接器3两侧分设一根插槽，插槽内设有导电插针，CPU卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点通过连接器内的导电插针接触，两根插槽内相对应的导电插针相互连接。CPU卡边接头与CPU 卡接口电路的对应设置以及接口卡边接头与接口卡接口电路的对应设置均属于现有技术， 在此不再赘述。其中ID配置电路包括8个电阻，每个电阻的一端接地或高电平，每个电阻的另一端分别接接口卡接口电路8个ID识别引脚中的一个弓丨脚，与该接口卡接口电路的8个引脚相对应的CPU卡接口电路的8个引脚分别与CPU的CPU_GPI05 CPU_GPI012引脚连接。在本专利技术中，CPU卡中包含嵌入式处理器(如Marvell公司的PXA255处理器)、 FPGA(现场可编程门阵列)、内存、存储器、网卡等核心器件，CPU卡通过CPU卡接口电路与设在系统背板上的连接器连接，而接口卡则包括多种类型接口卡，各接口卡中的功能模块则根据实际需要有各种类型，有实现串口功能的，有实现音频输入输出的，有实现视频输入输出的，这些功能模块可以自行设计也可采用现有模块，这些功能模块的设计不属于本专利技术要求保护的范围，因此在此不再赘述。不同接口卡的数字时序或接口协议通过CPU卡上的FPGA编程实现，嵌入式处理器再通过高速总线与FPGA交互数据。如图所示，该连接器3包括分设系统背板4两侧的第一插槽和第二插槽，导电插针的一端位于第一插槽内，导电插针的另一端位于第二插槽内，CPU卡2插在背板前部， 其边接头与第二插槽相配合连接，接口卡I插在背板后部，其边接头与第一插槽相配合连接，两个边接头的对应导电触点之间通过导电插针连接，前后两块卡组成一套完整的系统。 CPU卡和接口卡均可设计成模块形式,模块的尺寸为160mm*100mm。模块的设计高度不超过20. 32mm。在本实施例中，CPU卡和接口卡的边接头采用标准2. Omm间距的har_bus HM Hard Metric高密度母连接器，与设置系统背板两侧的两个相互连接的公连接器连接。连接器采用标准2. Omm间距的har-bus HM Hard Metric高密度母连接器,与设置系统背板两侧的两个公连接器连接。连接器内的导电插针包括地针、信号针、电源针，将地针、信号针、电源针分别采用不同长短的针形，地针最长，信号针其次，电源针最短。这样保证了模块的热插拔功能，即插入模块时先连接地后信号，最后上电，拔出模块时，先退电源再下信号最后地断开。为避免热拔插时造成管脚损坏，所有的管脚上增加了 ESD保护电路，并且每个管脚都规定了信号的输入和输出方向，一共有三种输入、输出、输入输出。所有接口卡的设计都与此匹配，防止出现CPU卡的管脚和对应接口卡的管脚同时为输出造成损坏的情况。为了实现模块自适应功能，接口卡上预留了8个管脚作为模式ID，这些管脚使用电阻上拉至“I”或下拉至“0”，编码出不同的ID号，这些信号通过系统背板连接到CPU卡上的嵌入式处理器的GPIO以及FPGA的上。在CPU启动后，模块识别电路将实时检测是否有接口功能模块插入以及查询其ID 号，一旦发现ID号发生变化，为保证安全，CPU板会进行复位。复位后，嵌入式处理器再次读取ID，根据ID号选择对应的程序代码执行并实现对应的功能。本专利技术的系统工作流程见图6 为实现多接口卡的自适应，首先需要将各个接口卡对应的FPGA配置文件和应用程序按ID的顺序放在CPU卡上的指定的存储区域中。其中FPGA配置文件分别放在存储器的指定地址，每个配置文件占用300Kbyte的存储空间。应用程序由于是在操作系统和文件系统建立后使用，因此可以直接放在文件系统的指定目录下，可以更有效的利用存储空间。CPU卡上的FPGA检测到任意ID识别引脚的电平变化后，将嵌入式处理器的复位脚拉低进行复位，复位的目的是避免不匹配的程序导致接口卡工作异常。复位后,嵌入式处理器会进入bootloader引导程序,bootloader中通过读取嵌入式处理器的GPIO寄存器的值可以获取当前本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：惠新标，陈立德，吕家瑜，曾权民，章程，
申请(专利权)人：上海风格信息技术有限公司，上海风格软件有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。