一种基于嵌入式CPU的自适应模块结构制造技术

本实用新型专利技术公开了一种基于嵌入式的自适应模块结构，其特征在于其特征在于该模块结构包括CPU卡、接口卡和连接器，CPU卡内设有CPU卡电路，CPU卡的一侧设有边接头，边接头上设有多个导电触点，边接头上的导电触点与CPU卡电路电连接，接口卡内设有接口卡电路，接口卡的一侧也设有边接头，边接头上设有多个导电触点，边接头上的导电触点与接口卡电路电连接，连接器两侧设有两根插槽，插槽内设有导电插针，CPU卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点与通过连接器内的导电插针相连接。本实用新型专利技术将嵌入式CPU和接口功能模块分离，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。本实用新型专利技术的优点在于可以灵活配置接口功能模块，因此使用方便、灵活性好。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及嵌入式CPU领域，具体设计一种基于嵌入式CPU的自适应模块结构。
技术介绍
在系统集成项目中，为了适应各种不同的应用，需要实现很多种不同的接口，而且这些不同的接口有时需要灵活配置，即有的接口临时需要增加，有的接口有时需要减少。如果采用一体化的嵌入式系统会造成调整时的极度不便。因此，希望技术一种将嵌入式 CPU和接口模块分离的方式，并加入识别和自适应机制，达到自由灵活配置，即插即用的效 O
技术实现思路
本技术的目的是提供一种基于嵌入式CPU的自适应模块结构，将嵌入式CPU 和接口功能模块分离，且可以即插即用。为了实现上述目的，本技术的技术方案是一种基于嵌入式CPU的自适应模块结构，其特征在于该模块结构包括CPU卡、接口卡和连接器，CPU卡内设有CPU卡电路， CPU卡的一侧设有边接头，边接头上设有多个导电触点，边接头上的导电触点与CPU卡电路电连接，接口卡内设有接口卡电路，接口卡的一侧也设有边接头，边接头上设有多个导电触点，边接头上的导电触点与接口卡电路电连接，连接器两侧设有两根插槽，插槽内设有导电插针，CPU卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点与通过连接器内的导电插针相连接。连接器设在系统背板上。本技术将嵌入式CPU和接口功能模块分离，并加入识别和自适应机制，达到自由灵活配置，即插即用的效果。本技术的优点在于可以灵活配置接口功能模块，因此使用方便、灵活性好。附图说明图1为本技术的结构示意图。图2为本技术的硬件电路框图。图3为本技术的CPU卡接口电路。图4为本技术的接口卡接口电路。图5为ID配置电路。具体实施方式以下结合附图和实施例对本技术进一步的描述。一种基于嵌入式的自适应模块结构，其特征在于该模块结构包括CPU卡2、接口卡 1和连接器3，CPU卡2内设有CPU卡电路，CPU卡2的一侧设有边接头，边接头上设有与CPU 卡电路相连接的多个导电触点，接口卡1内设有接口卡电路，接口卡1的一侧也设有边接头，边接头上设有与接口卡电路相连接的多个导电触点，连接器3两侧分设一根插槽，插槽内设有导电插针，CPU卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点通过连接器内的导电插针接触，两根插槽内相对应的导电插针相互连接。连接器3设在系统背板4上。CPU卡电路内包括嵌入式处理器、与嵌入式处理器连接的内存、存储器、FPGA、网卡，网卡、嵌入式处理器和FPGA均与CPU卡接口电路连接，CPU卡边接头上的导电触点与 CPU卡接口电路相对应设置连接，接口卡1电路包括功能模块、ID配置电路以及与功能模块和ID配置电路连接的接口卡接口电路，接口卡边接头上的导电触点与接口卡接口电路相对应设置连接。CPU卡边接头与CPU卡接口电路的连接与接口卡边接头与接口卡接口电路的连接均属于现有技术，在此不再赘述，也不在图中示出了。本技术的主要创新在于将 CPU卡与接口卡分开设置并通过连接器进行连接。其中ID配置电路包括8个电阻，每个电阻的一端接地或高电平，每个电阻的另一端分别接接口卡接口电路8个ID识别引脚中的一个引脚，与该接口卡接口电路的8个引脚相对应的CPU卡接口电路的8个引脚分别与CPU的CPU_GPI05 CPU_GPI012引脚连接。在本技术中，CPU卡中包含嵌入式处理器(如Marvell公司的PXA255处理器)、FPGA (现场可编程门阵列)、内存、存储器、网卡等核心器件，CPU卡通过CPU卡接口电路与设在系统背板上的连接器连接，接口卡中的功能模块则根据实际需要有各种类型，有实现串口功能的，有实现音频输入输出的，有实现视频输入输出的，这些功能模块可以自行设计也可采用现有模块，这些功能模块的设计不属于本技术要求保护的范围，因此在此不再赘述。不同接口卡的数字时序或接口协议通过CPU卡上的FPGA编程实现，嵌入式处理器再通过高速总线与FPGA交互数据。如图所示，背板上设有连接器3，该连接器3包括分设背板两侧的第一插槽和第二插槽，导电插针的一端位于第一插槽内，导电插针的另一端位于第二插槽内，CPU卡2插在背板前部，其边接头与第二插槽相配合连接，接口卡1插在背板后部，其边接头与第一插槽相配合连接，两个边接头的对应导电触点之间通过导电插针连接，前后两块卡组成一套完整的系统。CPU卡和接口卡均可设计成模块形式，该模块的尺寸为160mm*100mm。模块的设计高度不超过20. 32mm。在本实施例中，CPU卡和接口卡的边接头采用标准2. Omm间距的 har-bus HM Hard Metric高密度母连接器，与设置系统背板两侧的两个公连接器连接。连接器插槽内的导电插针包括地针、信号针、电源针，将地针、信号针、电源针分别采用不同长短的针形，地针最长，信号针其次，电源针最短。这样保证了模块的热插拔功能，即插入模块时先连接地后信号，最后上电，拔出模块时，先退电源再下信号最后地断开。为避免热拔插时造成管脚损坏，所有的管脚上增加了 ESD保护电路，并且每个管脚都规定了信号的输入和输出方向，一共有三种输入、输出、输入输出。所有接口卡的设计都与此匹配，防止出现CPU卡的管脚和对应接口卡的管脚同时为输出造成损坏的情况。为了实现模块自适应功能，接口卡上预留了 8个管脚作为模式ID，这些管脚使用电阻上拉至“1”或下拉至“0”，编码出不同的ID号，这些信号通过系统背板连接到CPU卡上的嵌入式处理器的GPIO以及FPGA的上。在CPU启动后，模块识别电路将实时检测是否有接口功能模块插入以及查询其ID 号，一旦发现ID号发生变化，为保证安全，CPU板会进行复位。复位后，嵌入式处理器再次读取ID，根据ID号选择对应的程序代码执行并实现对应的功能。本技术的系统工作流程为为实现多接口卡的自适应，首先需要将各个接口卡对应的FPGA配置文件和应用程序按ID的顺序放在CPU卡上的指定的存储区域中。其中FPGA配置文件分别放在存储器的指定地址，每个配置文件占用300Kbyte的存储空间。应用程序由于是在操作系统和文件系统建立后使用，因此可以直接放在文件系统的指定目录下，可以更有效的利用存储空间。CPU卡上的FPGA检测到任意ID识别引脚的电平变化后，将嵌入式处理器的复位脚拉低进行复位，复位的目的是避免不匹配的程序导致接口卡工作异常。复位后，嵌入式处理器会进入bootloader引导程序，bootloader中通过读取嵌入式处理器的GPIO寄存器的值可以获取当前ID号。由于系统中存在FPGA，需要嵌入式处理器通过bootloader程序预先对FPGA进行配置。配置方法如下FPGA 需要通过 CFG_D0NE、CFG_nSTAT、CFG_CLK、CFG_DIN 以及 CFG_ nCONFIG四个管脚进行配置，具体配置方法可参考FPGA芯片手册。可以依照该手册，通过配置嵌入式处理器的GPIO寄存器，将FPGA配置文件配置到FPGA中。Bootloader会根据读到ID号，从存储器中读取对应的FPGA配置文件，并将该文件配置到FPGA中。配置完成后，bootloader启动Iinux内核。内核启动后，自动执行应用程序启动器，启动器再次读取ID号，根本文档来自技高网...

【技术保护点】
１．一种基于嵌入式ＣＰＵ的自适应模块结构，其特征在于该模块结构包括ＣＰＵ卡、接口卡和连接器，ＣＰＵ卡内设有ＣＰＵ卡电路，ＣＰＵ卡的一侧设有边接头，边接头上设有多个导电触点，边接头上的导电触点与ＣＰＵ卡电路电连接，接口卡内设有接口卡电路，接口卡的一侧也设有边接头，边接头上设有多个导电触点，边接头上的导电触点与接口卡电路电连接，连接器两侧设有两根插槽，插槽内设有导电插针，ＣＰＵ卡的边接头和接口卡的边接头分别插入连接器两侧的插槽内，其对应的导电触点与通过连接器内的导电插针相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：惠新标，陈立德，吕家瑜，
申请(专利权)人：上海风格信息技术有限公司，上海风格软件有限公司，
类型：实用新型
国别省市：31