超低压CMOS图像传感器像素单元及电压输入输出方法技术

本发明专利技术涉及一种超低压CMOS图像传感器像素单元及电压输入输出方法，其中像素单元包括重置晶体管(M1)、光电二极管(D1)及它们中间接点与第一输出端之间的射极互连的源NMOS跟随晶体管(M2)和PMOS管(M3)以及中间接点与第二输出端之间的射极互连的集电极接地的源PMOS跟随晶体管(M4)和NMOS管(M5)，M2集电极接偏置电压(Vdd)，M4集电极接地，M3、M5基极电连接选择信号(RS)；对应电压输入输出方法包括：施加VDD＞VIP+VIN+2Vdsat的输入偏置电压，VIP是M2的阈值电压，VIN是M5的阈值电压，Vdsat是经过源电流的电压；第一和第二输出端共同构成了输出电压Vout，Vdsat＜Voutput＜VDD-Vdsat。

【技术实现步骤摘要】

本专利技术涉及集成电路
，具体涉及一种超低压双互补金属氧化物半导体 (CMOS)图像传感器像素单元及电压输入输出方法。
技术介绍
CMOS图像传感器(CIS)不仅在多数电子产品，如个人电脑、移动电话、掌上电脑等有着广泛的应用，CMOS有源像素单元(APS)也基于自身低成本、低功耗、高集成能力的优势，逐步替代了电荷耦合器件(CCD)。CIS的特性主要由分辨率、填充系数、暗电流、时间噪声、固定图形噪声、灵敏度、响应率、量子效率、动态范围和信噪比决定的。近年，为了制造适应于移动电子器件，如手机、掌上电脑等要求最小功耗的APS器件，展开了减小所需的供应电压值，并延长电池寿命。但是，传统3T-APS结构像素单元，等效电路结构如图1中虚线框内所示，包括重置晶体管Ml、光电二极管Dl及它们中间接点m与输出端之间的射极互连的源NMOS跟随晶体管M2和PMOS管M3，M1集电极电连接重置信号Φ 1，M2基极电连接Ni， M2集电极电连接偏置电压Vdd，M3基极电连接选择信号民，该像素单元输出端还电连接接地的饱和NMOS管M7。为了得到最大的信号噪声比和像素动态范围，针对传统3T-APS结构如图2所示，信号必须尽可能大，如果供应电压小于IV，将会影响信号噪声比和像素单元的动态范围，因为允许的输入信号电压减小，低电流将造成较大的噪声电压。所以，信号必须有带有轨至轨信号输入级和轨至轨的信号输出级结构。本专利技术的目的是如何提高像素单元输出电压的动态范围，从而降低输入电压大小，从而能节省设备功耗。
技术实现思路
本专利技术需要解决的技术问题是，如何提供一种超低压CMOS图像传感器像素单元及电压输入输出方法，相较传统3T-APS结构能大大提高输出电压动态范围，从而降低输入电压、节省功耗。本专利技术的第一个技术问题这样解决构建一种超低压CMOS图像传感器像素单元， 包括重置晶体管、光电二极管及它们中间接点与第一输出端之间的射极互连的源NMOS跟随晶体管和PMOS管，所述源NMOS跟随晶体管集电极电连接偏置电压，其特征在于，还包括射极互连的源PMOS跟随晶体管，基极电连接所述中间接点，集电极电连接地；NMOS管，基极电连接选择信号，集电极电连接第二输出端；所述选择信号还电连接所述PMOS管的基极。按照本专利技术提供的超低压CMOS图像传感器像素单元，第一输出端电连接接地的饱和NMOS管，第二输出端电连接接所述偏置电压的饱和PMOS管。按照本专利技术提供的超低压CMOS图像传感器像素单元，第一输出端和第二输出端分别电连接集成放大器的各自对应输入端。本专利技术的另一个技术问题这样解决构建一种超低压CMOS图像传感器像素单元的电压输入输出方法，其特征在于，包括以下步骤施加Vdd > VIP+VIN+2Vdsat的电源电压Vdd作为所述偏置电压，Vip是所述源PMOS跟随晶体管的阈值电压，Vin是所述源NMOS跟随晶体管的阈值电压，Vdsat是经过源电流的电压；第一输出端电压v。utn和第二输出端电压v。_共同构成了所述像素单元的输出电压 v。ut，其范围是vdsat < Voutput < vDD-vdsat。按照本专利技术提供的所述电压输入输出方法，所述电源电压Vdd是IV，所述范围的大小是0. 5 0. 6V。本专利技术提供的超低压CMOS图像传感器像素单元及电压输入输出方法，相较于最大有效输出电压范围只有(VDD-2VT-Vdsat)、动态范围受限于重置晶体管和源随晶体管的阈值电压降、不能脱离复杂输出电路工作于低于IV电源电压状态的传统3T-APS结构单元而言， 更为稳定、高效地使像素单元工作于超低电源电压状态，并扩大信号噪声比和像素动态范围。附图说明下面结合附图和具体实施例进一步对本专利技术进行详细说明图1为传统3T-APS结构像素单元等效电路结构示意图；图2为图1所示传统3T-APS结构像素单元有效动态范围示意图；图3为本专利技术超低压像素单元结构等效电路结构示意图；图4为图3所示超低压像素单元的有效动态范围示意图；图5为绝缘衬底上的硅(SOI)CMOS技术下的超低压像素单元结构图；图6为体硅CMOS技术下的超低压像素单元结构图。具体实施例方式首先，说明本专利技术所提供的能提高CMOS图像传感器填充系数的像素单元的具体单元结构和操作机理( 一 )单元结构该像素单元，具体等效电路结构如图3中虚线框内部所示，在传统3T-APS结构的基础上增加射极互连的一个源PMOS跟随晶体管M4，基极电连接所述中间接点，集电极电连接地；一个NMOS管M5，基极电连接选择信号&，集电极电连接第二输出端；所述选择信号&还电连接所述PMOS管M3的基极。这样M2、M3、M4、M5共同构成互补的信号通道，第二输出端还电连接接所述偏置电压Vdd的饱和PMOS管M6，与原有输出端(第一输出端)一起电连接集成放大器Al的对应输入端，共同构成输出电压V。ut。( 二)操作机理①整体结构像素单元由一个光电二极管、一个重置晶体管(Ml)、四个构成平行互补信号通道的晶体管M2、M3、M4、M5和两个源跟随晶体管M6、M7组成。②重置晶体管Ml用于减小电源Vdd和输入节点m的阈值电压降，两互补源跟随晶体管M2、M5用于放大m处的信号，并将其传输至输出。源匪OS管M2的输入输出范围如下所示Vdsat+VIN < VNinput < VddVdsat < VNoutput < Vdd-Vin其中，Vmnput和VN。utput分别为m的输入输出电压范围；Vin为源NMOS跟随晶体管M2 的阈值电压；vdsat为经过源电流的电压。源PMOS管M5的输入输出范围如下所示0 < Vpinput < VDD-Vdsat-VIPVip < Vpoutput < Nw-Nisat其中，Vpinput和VP。utput分别为m的输入输出电压范围；Vip为源PMOS跟随晶体管M4 的阈值电压。为了确定完全的轨至轨输入电压，供应电源电压至少为VIP+VIN+2Vdsat ；同时有效输出电压范围接近轨至轨的电压，如下所示Vdsat < Voutput < VDD-Vdsat第二，结合本专利技术具体实施例进一步详细说明，但本专利技术包括但不限于以下实施例。实施例1采用了电压低至1.2V的0. 25um厚度的CMOS台积电(TSMC)技术，根据上述技术，每个像素单元只需要一个多晶硅层和五个金属层的测试结构，且此时Vin = 0. 4V，Vip = 0. 6V，Vdsat = 0. IV，如果偏置晶体管工作在三极管状态或弱反型状态，电源电压将可以更低。该超低压CMOS图像传感器像素单元，具体等效电路结构如图1所示，其中，Nl为输入节点，Ml是重置晶体管，M2、M3、M4、M5构成平行互补信号通道，M6、M7为单元稳定的轨至轨的输出电压。对应的器件结构图如图5 (SOI CMOS技术)、图6(体硅CMOS技术)所示。 对应的有效动态范围图如图4所示，大大扩展了输出电压的动态范围。而传统3T-APS像素单元的等效电路图如图1所示，对应的有效动态范围如图2所示。该超低压CMOS图像传感器像素单元具体输入输出原理是M1和光电二极管Dl的连接点作为输入节点本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：何进，苏艳梅，杜彩霞，
申请(专利权)人：深港产学研基地，
类型：发明
国别省市：