本发明专利技术涉及一种基于FPGA的电能质量多指标数据处理模块，其技术特点是：由FPGA芯片构成，控制采样过程，得到的采样数据通过正弦表、两个实部运算乘法器和实部加法器进行实部计算，通过余弦表、两个虚部运算乘法器和虚部加法器进行虚部计算，实部运算加法器和虚部运算加法器的输出端构成一个复数并存放到DPRAM中的DFT结果存储区，该DPRAM的DFT结果存储区和采样数据存储区共同输出到DSP中进行电能质量分析处理。本发明专利技术设计合理，在FPGA内部采用并行处理方式，不需要很高的时钟频率就可以完成很大的数据处理量，具有实时性好、速度快等特点，本发明专利技术与DSP配合使用，提高了系统的集成化程度，使得高速电能质量数据的处理可以简单方便地实现。
【技术实现步骤摘要】
本专利技术属于电能质量监测领域，尤其是一种基于FPGA的电能质量多指标数据处理模块。
技术介绍
随着我国电网建设的快速发展，对电网电能质量的要求越来越高。要解决电网电能质量问题，就必须要对电网的电能质量状况实施有效的监测和对监测信息的进行有效管理、分析和评估。电能质量的评估以测量数据为基础，对其计算和统计分析而得出评估结论的，而电能质量监测是评估数据的直接来源，是电能质量评估中的重要前提。由于电能质量监测涉及多项指标、多个运算过程，其中谐波计算与电压闪变分析运算量最大，为了保证电力参数的实时、准确的采集与数据分析能力，在线实时监测中若采用单一 DSP做数据处理将会因DSP负荷过重而引发时序冲突，因此，必须要使用很高的处理速度和较宽总线结构的DSP芯片，增加了设备复杂程度和设备成本。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种设计合理、集成度高、处理速度快的基于FPGA的电能质量多指标数据处理模块。本专利技术解决其技术问题是采取以下技术方案实现的一种基于FPGA的电能质量多指标数据处理模块，由FPGA芯片构成，在该FPGA内设有用于存储采样数据的SRAM存储器、正弦表、余弦表、两个实部运算乘法器、两个虚部运算乘法器、一个实部加法器、一个虚部加法器和DPRAM存储器，SRAM存储器的输出端分别连接到两个实部运算乘法器、两个虚部运算乘法器的一个输入端，同时SRAM存储器的采样数据送入到DPRAM存储器的采样数据存储区，两个实部运算乘法器的另一个输入端分别与正弦表相连接，两个虚部运算乘法器的另一个输入端分别与余弦表相连接，两个实部运算乘法器的输出端与实部加法器相连接，两个虚部运算乘法器的输出端与虚部加法器相连接， 实部运算加法器和虚部运算加法器的输出端构成一个复数并存放到DPRAM中的DFT结果存储区，该DPRAM包括两个DFT结果存储区和采样数据存储区，DPRAM中的两个存储区共同输出到DSP中进行电能质量分析处理。而且，所述的SRAM存储器采用乒乓双缓冲区结构，每个缓冲区存储10周波采样数据。本专利技术的优点和积极效果是本专利技术利用FPGA的灵活可编程特点，在FPGA内部设计了多个功能模块，这些模块各自独立运行，共同完成所赋予的各项功能，完全满足高速电能质量数据处理要求。由于在 FPGA内部采用并行处理方式，所以单个模块不需要很高的时钟频率就可以完成很大的数据处理量，频率余量也很大，实时性好，速度快。本专利技术与DSP配合使用，有效地减轻了 DSP的负担，提高了系统的集成化程度，使得高速电能质量数据的处理可以简单方便地实现。附图说明图1是本专利技术的电路图。 具体实施例方式以下结合附图对本专利技术实施例做进一步详述一种基于FPGA的电能质量多指标数据处理模块，如图1所示，由FPGA芯片构成， 在本实施例中，FPGA芯片采用Altera公司EP3C5E144芯片。在FGPA内部包括用于存储 10周波采样数据的SRAM存储器、正弦表、余弦表、两个实部运算乘法器、两个虚部运算乘法器、一个实部加法器、一个虚部加法器和DPRAM存储器。在本实施例中，SRAM存储器采用乒乓双缓冲区结构，当前采样数据暂存在A区，此时FPGA可以对B区的10周波采样数据进行运算；当A区存满10周波以后，B区的数据已经计算完毕，采样数据改为存到B区，这时可以对A区的10周波数据进行运算，并以此循环，SRAM存储器的输出端分别连接到两个实部运算乘法器、两个虚部运算乘法器的一个输入端，同时SRAM存储器的采样数据送入到DPRAM 存储器的采样数据存储区，两个实部运算乘法器的另一个输入端分别与正弦表相连接，两个虚部运算乘法器的另一个输入端分别与余弦表相连接，两个实部运算乘法器的输出端与实部加法器相连接，两个虚部运算乘法器的输出端与虚部加法器相连接，实部运算加法器和虚部运算加法器的输出端构成一个复数并存放到DPRAM中的DFT结果存储区，该DPRAM 包括两个DFT结果存储区和采样数据存储区，DPRAM中的两个存储区共同输出到DSP中进行下一步处理。本专利技术充分利用FPGA的高性能、高灵活性、友好的开发环境、可在线编程等特点， 使得基于FPGA的设计满足了高速数字信号处理的要求。为了提高处理速度，在FPGA内部设有2条流水线，一条用DFT计算实部，一条用DFT计算虚部，2条流水线用同一数据源(SRAM 的采样数据)同时处理。在FPGA与DSP之间通过双口 RAM(DPRAM)进行数据交换，可以有效提高处理速度，同时，DPRAM将DFT结果与采样数据分别存放在不同的存储区可有效地防止数据冲突。本专利技术处理过程为FPGA控制采样过程，读取采样数据并存放到SRAM中，采样数据一方面通过DPRAM送到DSP中，另一方面通过实部计算和虚部计算等DFT计算过程，将 DFT结果(谐波值)通过DPRAM送入到DSP中，DSP根据DFT结果及采样数据做电能质量相关指标分析处理。需要强调的是，本专利技术所述的实施例是说明性的，而不是限定性的，因此本专利技术并不限于具体实施方式中所述的实施例，凡是由本领域技术人员根据本专利技术的技术方案得出的其他实施方式，同样属于本专利技术保护的范围。权利要求1.一种基于FPGA的电能质量多指标数据处理模块，其特征在于由FPGA芯片构成，在该FPGA内设有用于存储采样数据的SRAM存储器、正弦表、余弦表、两个实部运算乘法器、 两个虚部运算乘法器、一个实部加法器、一个虚部加法器和DPRAM存储器，SRAM存储器的输出端分别连接到两个实部运算乘法器、两个虚部运算乘法器的一个输入端，同时SRAM存储器的采样数据送入到DPRAM存储器的采样数据存储区，两个实部运算乘法器的另一个输入端分别与正弦表相连接，两个虚部运算乘法器的另一个输入端分别与余弦表相连接，两个实部运算乘法器的输出端与实部加法器相连接，两个虚部运算乘法器的输出端与虚部加法器相连接，实部运算加法器和虚部运算加法器的输出端构成一个复数并存放到DPRAM中的 DFT结果存储区，该DPRAM包括两个DFT结果存储区和采样数据存储区，DPRAM中的两个存储区共同输出到DSP中进行电能质量分析处理。2.根据权利要求1所述的基于FPGA的电能质量多指标数据处理模块，其特征在于所述的SRAM存储器采用乒乓双缓冲区结构，每个缓冲区存储10周波采样数据。全文摘要本专利技术涉及一种基于FPGA的电能质量多指标数据处理模块，其技术特点是由FPGA芯片构成，控制采样过程，得到的采样数据通过正弦表、两个实部运算乘法器和实部加法器进行实部计算，通过余弦表、两个虚部运算乘法器和虚部加法器进行虚部计算，实部运算加法器和虚部运算加法器的输出端构成一个复数并存放到DPRAM中的DFT结果存储区，该DPRAM的DFT结果存储区和采样数据存储区共同输出到DSP中进行电能质量分析处理。本专利技术设计合理，在FPGA内部采用并行处理方式，不需要很高的时钟频率就可以完成很大的数据处理量，具有实时性好、速度快等特点，本专利技术与DSP配合使用，提高了系统的集成化程度，使得高速电能质量数据的处理可以简单方便地实现。文档编号G01R31/00GK102565584SQ20121000096公开日2012年7月11日 申请日期2012年1月4日 优先权日2012年本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：李国栋，周胜军，王同勋，安哲，刘颖英，罗开信，张树民，郭浩，崔健，刘美静，
申请(专利权)人：天津市电力公司，中国电力科学研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。