FM0编码数据的解码方法和装置制造方法及图纸

本发明专利技术公开了一种FM0编码数据的解码方法及装置，用以降低对硬件芯片的性能的要求，该方法包括：获取缓存区中的待解码数据，其中，所述待解码数据是通过定时器输入捕获采集所述FM0编码数据的波形获得的；将所述待解码数据与阈值进行比较，根据比较结果确定解码数据。

【技术实现步骤摘要】

本专利技术涉及通信
，特别涉及一种FMO编码数据的解码方法和装置。
技术介绍
电子不停车收费系统(Electronic Toll Collection system, ETC系统)采用专用短程通信(Dedicated ShortRange Communication, DSRC)技术，完成路侧单元(Roadside Unit,RSU)与车载单元(On Board Unit,0BU)之间的双向通信，通过无线方式进行安全认证和消费扣款，实现不停车收费，大大加快了车辆通行速度，减少了收费匝道口的拥堵状况， 提高了公路的运力。目前在全国各地都开展ETC系统建设，为了实现ETC设备的互联互通，ETC系统中的RSU和OBU设备必须满足国标GB/T20851-2007的技术要求。GB/T20851. 1-2007对这种专业短程通信的物理层做了明确的规定，在通信的编码方式上，国内绝大部分设备厂家采用A类FMO编码，RSU发送给OBU的位速率为256kbit/s，位时钟精度为士 100 X 10_5 ；OBU发送给RSU的位速率为5121ibit/s，位时钟精度为士 lOOXlO—6。为了保证车辆在运动中完成全部交易流程，需要用最短的时间完成交易。因此，数据解码速度的快慢影响整个交易时间的长短。FMO编码的全称为双相间隔码编码，其特点是在一个位窗内采用电平变化来表示逻辑。如果电平从位窗的起始处翻转，则表示逻辑“1”。如果电平除了在位窗的起始处翻转，还在位窗中间翻转则表示逻辑“0”。图1为数据流“01100101”经FMO编码后的电平波形。根据FMO编码规则可知，“ 1 ”对应的脉冲的周期的时长大于“0”对应的脉冲的周期的时长。因此，FMO编码数据的解码过程中，测量每个脉冲周期的时长，将时长大的定义为“1”，将时长小的定义为半个“0”，将两个连续的半个“0”合并为一个数据“0”。例如对于2561ApS速率数据，把持续时长为3. 9us的脉冲周期定义为1，持续时长为1. 95us的脉冲周期定义为半个0 ；对于5121ApS速率数据，把持续时长为1.95US的脉冲周期定义为1，持续时长为0. 977us的脉冲周期定义为半个0。目前，通过定时器计数的方式采集FMO编码数据中每个脉冲周期的时长，具体包括每一个跳变沿即采集一次定时器的计数值，保存到对应的寄存器；然后将当前计数值减去上一个计数值，即可获得当前周期的时长。由于需要在每个一个跳变沿去采集数据，对于2561ApS速率的FMO编码数据，定时器会每隔1. 95us或3. 9us采集到一个数据，并把数据保存到对应的寄存器；对于512Kbps 速率FMO编码数据，定时器会每隔0. 977us或1. 95us采集到一个数据，把数据保存到对应的寄存器中。所以，定时器对应的寄存器里的数据在解码2561ApS数据时，最快会1. 95us 更新一次，而在解码5121ibps数据时，最快会0. 977us更新一次，这就需要微处理器(Mirco Control Unit, MCU)有足够快的速度，能在更新前完成解码。假设MCU完成Ibit FMO编码数据的解码时间需要30个时钟周期，进入采集中断读取采集到数据需要25个时钟周期，则实时解码2561ApS波形理论需要主频^M IPs (Instructions per second，每秒执行的指令数)以上MCU才能实现实时解码；实时解码5121ibps波形，理论最小需要主频56M IPs以上MCU才能实现实时解码。在工程实际应用中，RF收发器均不是理想收发器，在数据包前包后会出现很多杂波，需要MCU来处理，要想在真实使用环境中可靠解码，需要MCU来处理这些干扰，就需要更高主频的MCU来实现。特别对于5121APS速率数据，其数据更新间隔为0. 977US，这样快的数据速率超出了单片机的处理能力，因此，需要使用FPGA或高速率芯片来采集解码FMO编码数据。解码FMO编码数据时，芯片的大部分资源用于采集数据，只有很少部分资源用于解码，这就要求单片机提供一个大的缓存区域来保存采集的数据，同时也不能实时把数据解码出来；并且，对于5121ApS速率FMO编码数据，需要更加昂贵的芯片来实现采集和解码。因此，现有的FMO编码数据解码过程中采集数据的频率比较快，即数据更新比较快，对硬件芯片的性能要求比较高。并且，一次解码只能确定一个“ 1，，或半个“0”，这样，整个解码过程比较慢，高性能的硬件芯片的解码速率也不高。
技术实现思路
本专利技术实施例提供一种FMO编码数据的解码方法及装置，用以降低对硬件芯片的性能的要求。本专利技术实施例提供一种FMO编码数据的解码方法，包括获取缓存区中的待解码数据，其中，所述待解码数据是通过定时器输入捕获采集所述FMO编码数据的波形获得的；将所述待解码数据与阈值进行比较，根据比较结果确定解码数据。本专利技术实施例提供一种FMO编码数据的解码装置，包括获取单元，用于获取缓存区中的待解码数据，其中，所述待解码数据是通过定时器输入捕获采集所述FMO编码数据的波形获得的；解码单元，用于将所述待解码数据与阈值进行比较，根据比较结果确定解码数据。本专利技术实施例中，获取缓存区中的待解码数据，并将所述待解码数据与阈值进行比较，根据比较结果确定解码数据，其中，待解码数据是通过定时器输入捕获采集所述FMO 编码数据的波形获得的。由于采用定时器输入捕获的方式获得待解码数据，这样，只有采集到FMO编码数据的波形的特定跳变沿时，才获得待解码数据，而并不是在采集到FMO编码数据的波形的每个跳变沿都获得待解码数据，从而，降低了采集数据的频率，降低了对硬件芯片的性能要求，进一步降低了解码过程中的资源成本。附图说明图1为现有技术中FMO编码后的电平波形示意图；图2为本专利技术实施例一中PWM输入捕获硬件的框图；图3为本专利技术实施例一中PWM实际工作时序图；图4为本专利技术实施例一中FMO编码数据的解码的流程图；图5为本专利技术实施例一中第一待解码数据的解码流程图；图6为本专利技术具体实施例一具体应用中PWM输入捕获时序图7为本专利技术实施例二中PWM输入捕获硬件的框图；图8为本专利技术实施例二中PWM实际工作时序图；图9为本专利技术实施例二中FMO编码数据的解码的流程图；图10为本专利技术实施例二中第一待解码数据的解码流程图；图11为本专利技术具体实施例二具体应用中PWM输入捕获时序图；图12为本专利技术实施例中FMO编码数据的解码装置的结构图。具体实施例方式本专利技术实施例中，在对FMO编码数据进行解码的过程中，通过定时器输入捕获采集FMO编码数据的波形获得待解码数据，然后将该待解码数据与阈值进行比较，根据比较结果确定解码数据。这样，只有采集到FMO编码数据的波形的特定跳变沿时，才获得待解码数据，从而，增加了采集待解码数据的周期，降低了采集数据的频率，降低了对硬件芯片的性能要求。本专利技术实施例中定时器有多种输入捕获模式，例如单寄存器输入捕获模式，PWM 输入捕获模式。这样，定时器被预先配置成某种输入捕获模式后，通过配置的输入捕获模式可采集FMO编码数据的波形，可获得待解码数据。实施例一，本实施例中，定时器为单寄存器输入捕获模式，该单寄存器输入捕获模式是定时器功能的一个扩展，与定时器对应的只有一个寄存器，一个输本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：喻金钱，辛伟，
申请(专利权)人：北京握奇数据系统有限公司，
类型：发明
国别省市：