用于延迟锁定环的初始化电路制造技术

延迟锁定环中的初始化电路保证在加电或其他复位之后，鉴相器以适当的顺序接收到时钟沿，以便进行正常操作，在延迟锁定环复位后，初始化电路保证在启动鉴相器来增加(或减小)延迟线中的延迟之前接收到至少一个参考时钟沿，在接收到至少一个反馈时钟沿之后，初始化电路启动鉴相器来减小(或增加)延迟线中的延迟。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
用于延迟锁定环的初始化电路本申请是原始申请200480017535. 4(国际申请号PCT/CA2004/000936，国际申请日2004年6月23日，进入中国国家阶段日2005年12月23日)的分案申请，并因此要求如下优先权2003 年 6 月 25 日递交的 US 60/482, 260，和2003 年 8 月 25 日递交的 US 10/647, 664。
技术介绍
具有可调节延迟线的延迟锁定环(DLL)被用来通过延迟第一时钟信号使第一时钟信号与第二时钟信号同步。该DLL包括鉴相器，其检测第一时钟信号和第二时钟信号之间的相位差。基于所检测的相位差，该DLL通过增加适当的延迟给第一时钟信号，直到第二时钟信号与第一时钟信号同相，从而使第一时钟信号同步于外部时钟信号。图1是现有技术DLL 100的方框图。通过时钟缓冲器101缓冲外部所提供的时钟 (CLK)来提供参考时钟(CLK_REF)，该参考时钟(CLK_REF)耦合到压控延迟线102和鉴相器 104。该压控延迟线102产生输出时钟(CLK_0UT)，该输出时钟(CLK_0UT)是CLK-REF的延迟版本，并且被发送到装置内的各个电路中本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：托尼·马伊，
申请(专利权)人：睦塞德技术公司，
类型：发明
国别省市：