一种带限信号的高精度数模转换器及其使用方法技术

本发明专利技术提供了一种带限信号的高精度数模转换器及其使用方法，该转换器包括数字信号处理器、现场可编程逻辑门阵列、数模转换模块，它们依次相连；其使用方法是首先数字信号处理器将数字代码输入现场可编程逻辑门阵列，然后现场可编程逻辑门阵列通过等值内插和数字滤波提高数字代码的采样率，并将数字代码的频谱镜像滤除，最后输入到数模转换模块转换成模拟信号。本发明专利技术能有效简化模拟抗镜像滤波器的设计，提高输出信号的精度，具有较强的通用性。

【技术实现步骤摘要】

本专利技术涉及模拟及数字信号处理领域，具体地说是一种带限信号的高精度数模转换器(DAC)生成方法。
技术介绍
数字-模拟转换器件(DAC)是数字信号与模拟信号之间的接口，DAC将输入的数字代码转换为模拟电平，然后通过零阶保持电路输出，由于零阶保持信号呈阶梯状，该阶梯信号的陡缘在转换过程中引入了更高的频率分量，根据奈奎斯特采样定理，这些频率分量被称为采样过程中的频谱镜像，频谱镜像出现在采样频率的倍数处。因此在零阶保持电路之后必须引入低通滤波器，从频域上看，低通滤波器滤除了不需要的频谱镜像，从时域上看， 低通滤波器使阶梯信号的陡缘变平滑，该低通滤波器又被称为抗镜像滤波器。传统的抗镜像滤波器主要采用模拟电路设计，模拟电路工程师通过信号的通带截止频率、通带增益、过渡带宽度等指标选择合适的低通滤波器模型，采用有源器件(如运算放大器)、无源器件(如电阻、电容)搭建模拟滤波电路。由于模拟滤波器受硬件成本、 PCB(印刷电路板)板幅、温度漂移、元器件精度等多方面影响，往往只能在性能和其他因素之间平衡，无法将滤波器的精度做的很高，性能也往往无法达到最优。目前通用DAC的采样速率已经达到很高的水平，比如16bit精度DAC的采样率可以轻易超过1MSPS，如何用数字的方法简化模拟电路的设计，提高DAC生成信号的精度，在带限信号的DAC生成方法上，具有重大的现实意义。
技术实现思路
本专利技术的目的是提供一种带限信号的高精度数模转换器(DAC)生成方法，本专利技术利用FPGA对数字信号进行等值内插，通过增大采样频率来增大频谱镜像之间的间隔，并通过FPGA进行数字滤波，能有效简化模拟抗镜像滤波器的设计，提高输出信号的精度，具有较强的通用性。一种带限信号的数模转换器，包括数字信号处理器、现场可编程逻辑门阵列、数模转换模块，它们依次相连，并接至电源模块。所述的数模转换器，数模转换模块的输出还接有模拟抗镜像滤波器。所述的数模转换器，电源模块包括数字信号部分供电电源和模拟信号部分供电电源，数字信号处理器、现场可编程逻辑门阵列均与数字信号部分供电电源相连，数模转换模块、模拟抗镜像滤波器均与模拟信号部分供电电源相连；数字信号处理器上还接有同步动态随机存储器和第一闪存，现场可编程逻辑门阵列上还接有第二闪存，现场可编程逻辑门阵列、数模转换模块之间还接有光电隔离器。所述的数模转换器，现场可编程逻辑门阵列内设有数字内插模块和数字滤波模块，数字内插模块的输出端接至数字滤波模块的输入端。所述的数模转换器，数字内插模块通过数字信号处理器接口模块与数字信号处理器相连，数字滤波模块通过数模转换接口模块与数模转换模块相连。所述的数模转换器，数字信号处理器接口模块与数字内插模块之间设有接收缓存模块，数字滤波模块与数模转换模块之间设有发送缓存模块。所述的数模转换器，数字滤波模块采用有限长单位冲激响应滤波器。一种带限信号的高精度数模转换器的使用方法包括数字信号处理器将数字代码输入现场可编程逻辑门阵列，现场可编程逻辑门阵列通过等值内插和数字滤波提高数字代码的采样率，并将数字代码的频谱镜像滤除，然后输入到数模转换模块转换成模拟信号。所述的使用方法，具体包括以下步骤Si)根据信号的特征及滤波器的要求，求出数字滤波器传输函数各阶的系数，并将此系数作为参数写入现场可编程逻辑门阵列的FILTER IP核中，生成数字滤波模块；S2)数字信号处理器中的数字代码依次通过其外总线、数字信号处理器接口模块进入接收缓存模块进行缓存；S3)数字内插模块收取接收缓存模块中的数据，并进行等值内插；S4)内插后的数字代码进入步骤Sl生成的数字滤波模块，进行滤波处理；S5)滤波后的数字代码存入发送缓存模块进行发送前的缓存；S6)缓存后的数字代码通过数模转换接口模块进入数模转换模块，数模转换模块将数字代码转换到模拟电平，并进行零阶保持处理；S7)模拟抗镜像滤波器对数模转换模块输出的阶梯状零阶保持信号进行平滑处理，处理完毕后输出信号。所述的使用方法，步骤S3等值内插的方法为设采样倍频数为L，当原始数字代码的第一个数值为Atl时，数字内插模块连续插入(L-I)个Atl，当原始数字代码的第二个数值为 A1时，数字内插模块连续插入(L-I)个A1,对所有的原始数字代码均进行相同的等值内插操作。本专利技术的有益效果本专利技术利用FPGA对原始数字代码进行等值内插以及数字滤波，外部的模拟抗镜像滤波器仅需要完成阶梯陡缘的平滑，极大简化了传统带限信号的DAC 生成方法中的模拟抗镜像滤波器的设计；原本由模拟电路带来的器件误差、温度漂移等因素大幅降低，使系统稳定性和精度进一步提高。本专利技术采用等值内插提高采样频率和数字滤波相结合的方式，由于FPGA内部的数字滤波器阶数高、性能强，使DAC生成的带限信号精度更高，并且具有灵活、可配置的特点。附图说明图1是本专利技术主要功能模块示意图。图2是本专利技术信号转换过程示意图。图3是本专利技术FPGA数字信号处理流程图。具体实施例方式本方案硬件平台基于FPGA(现场可编程逻辑门阵列)来实现数字信号的等值内插，并在内插后用数字滤波器将不需要的频谱镜像滤除，最后的模拟抗镜像滤波器仅用来实现阶梯陡缘的平滑，其主要功能模块包括数字信号处理器(DSP)外总线接口模块、接收缓存模块、数字内插模块、数字滤波模块、发送缓存模块、DAC接口模块、DAC转换模块、模拟滤波模块。其中，数字信号处理器(DSP)的外总线分别与FPGA内部的外总线接口模块及接收缓存模块相连，FPGA内部的发送缓存模块及DAC接口模块与外部的DAC转换模块相连， DAC转换模块则与后端的模拟滤波模块相连。通过MATLAB工具计算数字滤波器的参数，利用FPGA实现对DSP发送来的原始数字代码的等值内插、数字滤波等操作，并将处理后的数字代码发送给外部DAC生成相应带限信号。其主要功能模块构成如图1所示。首先，根据信号的特征及滤波器的要求，如带限信号的最高频率f。，插值后的实际采样频率fs，滤波器的通带截止频率、通带增益、过渡带宽度等，通过MATLAB工具设计数字滤波器，求出数字滤波器各阶的系数，并将此系数作为参数写入FPGA的FILTER IP核中。然后，实现DSP的外总线与FPGA内部缓存的接口模块，DSP可以将要通过DAC输出的数字代码写入FPGA内部；在FPGA内部，根据原始采样频率fQ，结合DAC的实际工作最大采样频率，确定输入的数字代码等值内插的个数，若内插值的个数为(L-I)，则实际采样频率fs = LX fQ ；内插后的数字代码经过FPGA内部的FILTER IP核进行数字滤波，将出现在4倍数处的频谱镜像滤除；经过插值、滤波后的数字信号通过DAC接口模块送入外部DAC 转换模块。最后，DAC转换模块将数字信号转换为模拟信号输出，由于零阶保持电路输出的是阶梯信号，还需要通过模拟低通滤波器进行平滑。综上所述，本专利技术主要分为三部分，第一部分为根据信号的特征及滤波器的要求设计数字滤波器，并将滤波器的各阶系数作为参数写入FPGA的FILTER IP (滤波器知识产权)核中；第二部分为DSP与FPGA的数据交换，FPGA对原始数据进行等值内插、滤波后将数字代码传输给DAC ；第三部分为DAC实现模拟信号的输出，并通过模拟滤波器平滑阶梯信号。以下对这本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：许霄龙，袁浩，危峰，任全利，袁松，
申请(专利权)人：中船重工武汉凌久电子有限责任公司，
类型：发明
国别省市：