在具有深沟槽(20、34)边缘端接区(2)和中心区(4)之间形成隔离区(14)。隔离区包括从边缘栅极沟槽区(28)延伸至中心区(4)中的栅极沟槽(6)的栅极指状物(18)，以将边缘栅极沟槽区与中心区中的栅极沟槽(6)电连接。隔离区也包括从边缘端接区朝着中心区(4)延伸的隔离指状物(22、24)以及栅极指状物(18)之间的栅极，用于利用RESURF效应减小击穿电压。
【技术实现步骤摘要】
本专利技术涉及半导体器件的边缘端接区(edge termination region)及其制造方法。
技术介绍
多种方法用于处理半导体器件的边缘。一般来说，本专利技术是为了避免由于边缘效应导致的半导体器件的击穿。在US2010/0001362中教导了使用已知为“减小的表面场(reduced surface field) ”效应的现有技术方法实现边缘端接。“减小的表面场”通常缩写为RESURF。
技术实现思路
根据本专利技术，提出了一种根据权利要求1所述的具有边缘端接区的半导体器件。本专利技术的专利技术人旨在有效地提供一种边缘端接区中的RESURF结构，以与不具有 RESURF结构的布置相比，增加器件的击穿电压。如上所述，在US2010/0001362中教导了实现这种RESURF结构的一种方法。这种方法使用柱子(pillar)来实现合适的结构。当将这种柱子集成到传统工艺中时，执行集成的一种便利步骤是在已知为接触开口的掩模步骤之后，即在沉积绝缘体(例如正硅酸乙酯，TE0S)和在绝缘体中产生开口之后。可以在此时使用绝缘体来执行离子注入，产生多个柱子用作RESURF结构，以保护半导体器件的其余部分。这种方法的问题当然在于注入只发生在绝缘体中存在开口的区域中。 这在有源区中很好，但是在边缘端接区中不容易实现。具体地，为了隔离的目的，在栅极金属和源极金属之间需要间隙，并且在这种间隙中不可能放置触点。因此，柱子不能设置在这种间隙中，其结果是在这一区域中可能在较低的电压下就发生击穿。为了解决这一问题，本专利技术的专利技术人所采用的方案是在中间区中使用不同的 RESURF效应，即通过在这一区域中栅极沟槽的两侧均结合隔离指状物。栅极沟槽用于将边缘栅极沟槽与中心有源区中半导体器件的栅极相连。另一个原因在于为了节省硅面积，确实是节省一个掩模，便利方式是在半导体器件的边缘区上沉积栅极金属，并且将栅极金属与这一区域中沟槽中的边缘栅极导体相连。 在这种情况下，栅极金属可以导致显著地增加栅极-漏极电容，所述栅极-漏极电容会严重地影响器件的性能。通过提供与栅极指状物相交替的隔离指状物，可以在这一区域中实现“减小的表面场”(“RESURF”)效应。这可以改善电容效应，尤其减小栅极-漏极电容。在另一方面，本专利技术涉及一种如权利要求11所教导的制造半导体器件的方法。附图说明为了更好理解本专利技术，现在将参考附图并且只作为示例描述实施例，其中图1示出了本专利技术第一实施例的顶视图；图2示出了本专利技术第一实施例的制造阶段，沿图1的A-A线得到的侧面截面图；图3示出了本专利技术第一实施例的后续制造阶段，沿图1的A-A线得到的侧面截面图；图4示出了本专利技术的第二实施例；图5示出了本专利技术的第三实施例；以及图6示出了本专利技术的第四实施例。相同的参考数字在不同的附图中用于相同或相应的特征，并且不必重复涉及这些特征的描述。附图是示意性的，并且没有按比例绘制。具体实施例方式参考图1至图3，图1示出了根据第一实施例的半导体器件在沉积栅极和源极金属化物(metallisation)之前的制造阶段的顶视图，尽管图1确实用虚线示出了其中沉积这些金属化物的相关区域，以及图2是这一阶段的半导体器件的侧视图。图3示出了在沉积栅极和源极金属化物之后的情况。半导体器件包括边缘端接区2和中心区4。因此，图1的左侧边缘是半导体器件的边缘，图1的右侧是中心区，在该实施例中，中心区包括高压半导体器件。因此，图1中从顶部到底部的方向是圆周方向，绕着器件的周长，而从左到右的方向是径向，从边缘朝着中心区4。半导体器件的中心区4包括栅极沟槽6，栅极沟槽6与半导体本体区8相交替。用垂直线示出了栅极沟槽。在所述示例中，栅极沟槽的深度是0. 4 μ m到1. 2 μ m，在一些情况下高至1.8μπι。栅极沟槽包括绝缘的侧壁(insulated sidewall)，并且填充有导电栅极。 提供了源极区52和漏极区60，漏极区由衬底构成。如现有技术已知的，栅极沟槽6中的栅极控制源极52和漏极60之间的垂直传导。在半导体本体中形成各种部件之后，沉积绝缘体层(在示例中是TE0S) 54和通过单个掩模限定各种接触区。在中心区4中，将源极接触区10限定在半导体本体区8的顶部处，以提供源极接触。源极金属12设置在这一区域上(图幻，向源极接触区提供电接触。半导体器件从而在中心区4中包括垂直高压场效应晶体管，源极52位于顶部且漏极60是衬底，这一示例中的高压场效应晶体管由单一的场效应晶体管构成，该场效应晶体管配置作为具有器件单元间距的重复单元，在该示例中器件单元间距是1. 7μπι。本领域普通技术人员应该理解的是存在可以在中心区中形成的其他类型的器件。 例如，也可以形成横向(lateral)场效应晶体管。中心区也可以包括具有多个部件的集成电路。在边缘端接区2中形成的边缘端接按照不要求太多附加掩模或工艺的方式形成。 边缘端接包括例如延伸1. 0 μ m到8. 0 μ m深度的深沟槽20、34，在该示例中深度是2 μ m。隔离区14形成于边缘端接区2和中心区4之间。隔离区14包括沿径向延伸的隔离指状物22、24。中间半导体区36保持将隔离指状物22J4与栅极指状物18相分离。栅极沟槽6具体地包括在边缘端接区中的边缘栅极沟槽观和在边缘栅极沟槽中限定的栅极接触30。按照与源极接触10相同的方式和相同的工艺定义栅极接触30。与隔离指状物22J4相交替的栅极指状物18将边缘栅极沟槽观与中心区4中的栅极沟槽6相连。栅极金属32在边缘端接区上延伸，并且提供与栅极接触30的电连接，从而提供与边缘栅极沟槽观的电连接，并且提供经由栅极指状物18至栅极沟槽6的电连接。按照这种方式，栅极端接区2用于栅极连接，从而避免了需要分离的区域来连接栅极。隔离指状物包括第一隔离指状物22，从深沟槽20向内延伸，从这些沟槽经过边缘栅极沟槽观；以及第二隔离指状物对，所述第二隔离指状物没有与深沟槽20相连，但是与边缘栅极沟槽观对齐、从边缘栅极沟槽观向内朝着中心区4延伸。注意，深沟槽20、第一隔离指状物22和第二隔离指状物M在单一工艺中形成。深沟槽20、34以及第一和第二隔离指状物22J4具有厚的氧化物侧壁，并且填充有导电多晶硅。导电多晶硅可以是P型或η型的，但是方便的是掺杂浓度足够高，使得多晶硅有效地用作导体。在隔离指状物22J4上限定了沟槽接触沈，这些沟槽接触以与源极接触10和栅极接触30相同的工艺形成。沟槽接触沈与源极金属12相连，源极金属因此不只与中心区 4中的源极接触10交叠，而且也与隔离区14交叠，使得配置成深沟槽20和隔离指状物22、 24与源极相连。注意是第一隔离指状物22与深沟槽20相连，提供与这些深沟槽20的源极连接。还应该注意的是存在不与源极相连的外部深沟槽34，这不会引起什么问题。通过边缘栅极沟槽观和包含有源器件的中心区4之间的源极相连隔离指状物22、 Μ，通过隔离区14中减小的表面场效应将边缘区中的边缘栅极沟槽的电容从器件屏蔽。为了制造这种器件，在中心区4中的器件制造是相对标准的，因此将不再详细描述。具体地，具有栅极沟槽6、本体8以及源极和漏极52、60的垂直场效应晶体管的形成是已知的。制造的一个方面是值得指出的。通过比本体8更高的η型载流子密度的注入区形成源极52。通过本文档来自技高网...
【技术保护点】
１．一种半导体器件，具有边缘端接区，所述器件包括：中心区（４），形成具有半导体本体（８）的至少一个场效应晶体管，所述场效应晶体管具有源极（５２）、漏极（６０）和栅极；边缘端接区（２），包括至少一个深沟槽隔离区（２０）和多个边缘栅极沟槽区（２８），所述边缘栅极沟槽区（２８）包括沟槽中的绝缘栅极；以及边缘端接区（２）和中心区（４）之间的隔离区（１４），所述隔离区包括从边缘栅极沟槽区（２８）延伸至中心区（４）中的栅极沟槽（６）的栅极指状物（１８），以将边缘栅极沟槽区与中心区中的栅极沟槽（６）电连接，并且所述隔离区还包括从边缘端接区（２）朝着中心区（４）延伸的导电隔离指状物（２２、２４）、以及栅极指状物（１８）之间的栅极。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：史蒂文·T·皮克，菲尔·鲁特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。