包括截取的希格玛-德塔调制器及其应用制造技术

一种包括各级之间的比特截取的多级希格玛-德塔调制器。比特截取减少了后续的级中必须处理的比特的数目，并且因此允许更快的响应时间。在一些实施方式中，反馈回路的增益被选择为对该比特截取进行补偿使得该希格玛-德塔调制器操作在稳定状态中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子领域。
技术介绍
希格玛-德塔(Sigma-delta)调制器通常被用于生成其求和面积(summed area) 表示输入信号的脉冲。所生成的脉冲的宽度或间隔可以改变。在包括模数(ADC)转换器、 数模(DAC)转换器、频率合成器、开关模式电源、开关放大器和电机控制器的多种电子组件中都可以发现希格玛-德塔调制器。图1显示了二阶希格玛-德塔调制器100的示例。该模块包括组合器105，组合器 105被配置为对输入信号A和反馈信号F进行组合。通过第一积分器110对组合后的信号 A和F进行积分，以产生输出B。组合器115用于对输出B和反馈信号F进行组合。然后使用第二积分器120对组合后的信号B和F进行积分，以产生输出C，使用量化器125对输出 C进行量化以产生最终输出D。向反馈生成器130提供该输出D，以生成反馈信号F。该反馈信号F被配置为降低由积分和量化所引入的噪声。一阶、三阶或更高阶的希格玛-德塔调制器是现有技术中已知的。在一阶希格玛-德塔调制器中，将省略组合器115和积分器120，而在三阶调制器中将包括附加的组合器115和积分器120。更高阶的优点在于组合器115和积分器120的每个级进一步降低感兴趣的频带中的噪声。更高阶的缺点在于表示积分后的信号(例如信号B和C)所需要的比特数目在每一级中更大。这增加了在每个后续组合器(例如组合器11 执行信号组合所需要的复杂度和时间。
技术实现思路
本专利技术的各种实施方式包括一种减少表示希格玛-德塔调制器的各级之间的信号的比特的数目的系统和方法。这些实施方式包括对一个或多个积分器的输出的截取。典型地，该截取包括去除一个或多个最低有效位(LSB)。可选地，通过反馈过程来执行截取，在该反馈过程中使用一个或多个LSB来生成与将要被截取的信号重组的反馈信号。本专利技术的希格玛-德塔调制器可用于开关功率放大器、数模转换器等等中。在需要高频数字输入的应用中，本专利技术的一些实施方式被用于代替现有技术的希格玛-德塔调制器。本专利技术的各种实施方式包括一种希格玛-德塔调制器电路，其包括至少包括第一组合器和第一积分器的第一调制级，该第一组合器被配置为对输入信号和第一反馈信号5进行组合，该第一积分器被配置为对该第一组合器的输出进行积分并且产生第一多比特输出；第一截取级，其被配置为接收该第一多比特输出并且从该第一多比特输出截取最低有效位；至少包括第二组合器和第二积分器的第二调制级，该第二组合器被配置为对该第一调制级的截取后的输出和第二反馈信号进行组合，该第二积分器被配置为对该第二组合器的输出进行积分以产生第二多比特输出；以及反馈生成器，其被配置为生成该第一反馈信号和该第二反馈信号。本专利技术的各种实施方式包括一种功率放大器，其包括第一希格玛-德塔调制器级，其被配置为接收输入信号并且产生多比特输出；第二希格玛-德塔调制器级，其被配置为接收使用该第一希格玛-德塔调制器级所生成的输入信号；布置在该第一希格玛-德塔调制器级和该第二希格玛-德塔调制器级之间的第一截取级，其被配置为接收该多比特输出并且被配置为在截取该多比特输出的至少一个最低有效位之后才将截取后的多比特输出提供给该第二希格玛-德塔调制器；以及反馈生成器，其被配置为向量化器的输出端与该第一希格玛-德塔调制器级之间的反馈回路提供增益。本专利技术的各种实施方式包括一种方法，其包括接收信号；将该接收信号与第一反馈信号进行组合以产生第一组合后信号；对该第一组合后信号进行积分以产生第一多比特输出；截取该第一多比特输出；将截取后的第一多比特输出与第二反馈信号组合以产生第二组合后信号；对该第二组合后信号进行积分以产生第二多比特输出；对该第二多比特输出或者使用该第二多比特输出所生成的输出进行量化，以产生量化后信号；并且使用该量化后信号来产生该第一反馈信号和该第二反馈信号。附图说明图1示出了现有技术的两级希格玛-德塔调制器。图2示出了根据本专利技术的各种实施方式的多级希格玛-德塔调制器。图3示出了根据本专利技术的各种实施方式的截取电路。图4示出了根据本专利技术的各种实施方式的二阶截取电路。图5示出了根据本专利技术的各种实施方式的方法。图6示出了根据本专利技术的各种实施方式的包括具有两个输入的组合器的电路。 具体实施例方式在希格玛-德塔调制器中，使用组合器将接收的输入信号与反馈信号进行组合。 由积分器接收该组合器的输出，该积分器被配置为输出表示该组合器的输出的积分的多比特值。在各种实施方式中，该多比特值包括2、3、4或更多个比特。可以将其中一个比特指定为符号比特。该多比特输出可以具有2补数Os-compliment)的格式。该积分器的输出比输入包括更多的比特。多级希格玛-德塔调制器的每个级包括组合器和积分器。因此，每个级具有多比特输出。在现有技术的希格玛-德塔调制器中，每个级的输出包括比该级所接收的信号更大数目的比特。结果，每个后续级必须被配置为操作更大数目的比特。与之相反，在本专利技术的各种实施方式中，多级希格玛-德塔调制器的一个或多个级还包括截取器，该截取器被配置为在减少了从积分器接收到的比特的数目之后才向该多级希格玛-德塔调制器的下一级提供该比特。典型地，该截取器去除积分器输出的一个或多个最低有效位(LSB)。因此，由下一级接收的比特的数目小于由前一级的积分器生成的比特的数目。图2示出了根据本专利技术的各种实施方式的多级希格玛-德塔调制器200。希格玛-德塔调制器200包括三个希格玛-德塔级之间的截取器。然而，本专利技术的可替代的实施方式包括两个、四个或更多个希格玛-德塔级。可以在这些希格玛-德塔级的全部或其中一些之间包括截取器。每个截取器被配置为从前一个希格玛-德塔级的输出去除一个或多个比特。更具体而言，希格玛-德塔调制器200包括被配置为接收信号的输入端205，多个组合器210(单独被标记为210A-210C)、多个积分器215(单独被标记为215A-215C)以及多个截取器220 (单独被标记为210A-210B)。该希格玛-德塔调制器200还包括量化器 225，其被配置为生成输出端230处的信号。输出端230处的信号被反馈生成器235用于生成向组合器210提供的一个或多个反馈信号(F)。在一些实施方式中，组合器210A-210C包括加法器，该加法器被配置为将两个或更多的信号相加。在接收到高频信号的应用中，组合器210A-210C典型地被配置为在比所接收的信号的频率更高的频率(例如2倍或4倍)上进行操作，使得该信号被过采样。在各种实施方式中，组合器2IOA被配置为处理至少100MHz、500MHz、lGHz、2GHz、4GHz、或IOGHz 或低于IOOMHz的输入信号。组合器210A-210C的不同成员被可选地配置为接收不同数目的比特。例如，在各种实施方式中，组合器210A可以被配置为接收1个比特而组合器210B和210C中的每一个可以被配置为接收1个、2个、4或更多个比特。如在本文的别处所讨论的，由组合器210A 和210C所接收的比特的数目取决于截取器220A和220B的配置。组合器210B可选地被配置为接收与组合器210A相同数目的比特。类似地，组合器210C可选地被配置为接收与组合器210B相同数目的比特。在一些实施方式中，组合器210A-210C中的一个或多本文档来自技高网...

【技术保护点】
１．一种希格玛－德塔调制器电路，包括：至少包括第一组合器和第一积分器的第一调制级，所述第一组合器被配置为对输入信号和第一反馈信号进行组合，所述第一积分器被配置为对所述第一组合器的输出进行积分并且产生第一多比特输出；第一截取级，其被配置为接收所述第一多比特输出并且从所述第一多比特输出中截取最低有效位；至少包括第二组合器和第二积分器的第二调制级，所述第二组合器被配置为对所述第一调制级的截取后的输出和第二反馈信号进行组合，所述第二积分器被配置为对所述第二组合器的输出进行积分以产生第二多比特输出；以及反馈生成器，其被配置为生成所述第一反馈信号和所述第二反馈信号。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·罗布，S·杜塞，
申请(专利权)人：ACCO半导体公司，
类型：发明
国别省市：US