由运算装置基于存储在存储装置的数学式和器件参数进行运算，计算出硅层的表面电位（步骤４）。同样地，分别计算在硅层处于部分耗尽状态时以及处于完全耗尽状态时的埋入氧化膜之下的基体层的表面电位（步骤５、６），由运算装置基于计算出的硅层的表面电位、计算出的基体层的表面电位及存储在存储装置的数学式进行运算，通过反复计算求出基体层的表面电位（步骤７）。然后，由运算装置基于通过反复计算求出的基体层的表面电位、存储在存储装置的数学式进行运算，计算出硅层的背面的电位（步骤８）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于进行S0I-M0SFET的器件设计或电路模拟的模拟方法及模拟装置。
技术介绍
近年来，随着便携式设备的增加，对高速且低功耗的装置的要求越来越高。为了应对这样的要求，作为实现CMOS (互补型金属氧化物半导体晶体管)LSI (大规模集成电路) 的高速化和低功耗化的技术，使用了在SOI (silicon on insulator 硅绝缘体)基板上形成MOSFET (金属氧化物半导体场效应晶体管)的所谓S0I-M0SFET。S0I-M0SFET是在bulk_M0SFET (通常的M0SFET)的沟道区之下形成被称为 BOX (buried oxide)的埋入氧化膜，并在该埋入氧化膜之上的薄硅层中形成沟道。图 1 (a)、图 1 (b)示出了上述buIk-MOSFET 和 S0I-M0SFET 的剖面结构。在图 1 (a)、 图1 (b)中，附图标记11为半导体基板(在S0I-M0SFET的情况也称为基体(bulk))，附图标记12为埋入氧化膜(BOX)，附图标记13为硅层(S0I层)，附图标记14为源区，附图标记 15为漏区，附图标记16为沟道区，附图标记17为栅氧化膜(在S0I-M0SFET中为FOX front oxide (前端氧化膜))，附图标记18为栅电极。S0I-M0SFET通过在沟道区16之下设置埋入氧化膜12，使其与bulk_M0SFET相比寄生电容变小，所以能够减少开关延时，也能够减少向半导体基板11的漏电流。该S0I-M0SFET根据上述硅层(S0I层)的厚度分为完全耗尽型、部分耗尽型、非完全耗尽型这三种。非完全耗尽型S0I-M0SFET在通常的电压条件下SOI层13中的耗尽层不会到达埋入氧化膜12，表现出接近于bulk-MOSFET的特性。部分耗尽型S0I-M0SFET 在通常的电压条件下仅有SOI层13的漏极端的耗尽层到达埋入氧化膜12。完全耗尽型 S0I-M0SFET在通常的电压条件下SOI层13整体都耗尽化，表现出与bulk-MOSFET最不相同的特性。上述完全耗尽型S0I-M0SFET具备下述优点。(1)形成沟道的硅层较薄，因此抑制了栅电极下的较深部分的漏电流。(2)在SOI层处于耗尽状态时，栅极电容较小，所以亚阈值摆幅(sub-threshold swing)变小。(3)阈值电压对基板电压的依赖性较小，因此饱和电流较大。(4)在源区和漏区(扩散层)与基板之间设置有绝缘体，所以结电容较小。这样，完全耗尽型S0I-M0SFET为高速且低功耗的器件，被认为能够在大范围内应用。并且，为了能够进行发挥该完全耗尽型S0I-M0SFET的优点的电路设计，开发有数个电路模拟模型。作为现有的主要模型，例如，已知有如非专利文献1所述的BSIM(Berkeley short-channel IGFET model-SOI)、如非专利文献2所述的 UFSIM(University of Florida SOI)。这些模型具有如寄生双极效应和产生电流-复合电流那样的S0I-M0SFET所特有的重要的特长。此外，还考虑到了从部分耗尽状态向完全耗尽状态的平滑的迁移。然而，这些模型是作为bulk-MOSFET模型的扩展而开发的，所以无法解决在电路模拟中不收敛的问题。认为该收敛的问题会导致对电荷守恒定律的损害。然而，在HiSIM(Hiroshima-Univ. STARC IGFET Model)中采用了如下的方法对 MOSFET的弱翻转至强翻转的动作，通过单个方程(扩散-漂移方程)导出表面电位来计算表面电荷，求出电流(例如参照非专利文献3)。通过该方法得到的MOSFET的电压-电流特性能够通过比较简单的计算极好地再现实测值。但是，由于HiSIM也还是bulk-MOSFET模型，所以若用于S0I-M0SFET则会导致稳定性和精度的降低。S卩，如图2的电位图所示，S0I-M0SFET在基体与BOX的边界面ΒΒ、Β0Χ与SOI层的边界面BS、SOI层与FOX的边界面SF处分别产生电位(j5sabulk、ΦΜ.50Ι, Φ30.50ΙΟ另外，在图 2中，Qbulk为每单位面积所对应的基体中的电荷，G!sra为单位面积所对应的SOI层中的电荷， ΦSOI为在SOI层的电位变化，Vgs为栅极-源极间电压，Vfb为平带(flat-band)电压。上述电位(ts。.bulk、Φbaan、Φ S。.sra通过电容耦合会使得HiSIM的bulk-MOSFET模型所使用的源区端、漏区端的表面电位发生变动，从而成为使稳定性降低和精度降低的原因。 因此，希望有将HiSIM扩展成能够涵盖S0I-M0SFET结构的模型从而能够稳定且高精度地进行模拟的模拟方法和模拟装置。现有专利文献非专利文献非专利文献1:Samuel K. H. Fung, Pin Su, and Chenming Hu, " Present Status and Future Direction of BSIM SOI Model for High-Performance/Low-Power/RF Application" in proc. Model. Simul. Microsysst, 2002, pp. 690-693.非专利文献2:S.Veeratoghavan and J. G. Fogsum. " A physical short-channel model for the thin-film SOI MOSFET applicable to the device and circuit CAD. " IEEE Trans. Electron Devices, Vol. 35. no. 11，pp. 1866-1875，Nov. 1988.非专利文献3 Μ. Miura-Mattausch, N. Sadachika, D. Navarro, G.Suzuki, Y.Takeda, Μ. Miyake, Τ. Warabino, Y. Mizukane, R. Inagaki, Τ. Ezaki, H. J. Mattausch, Τ. Ohguro, Τ. Iizuka, Μ.Taguchi,S. Kumashiro,and S. Miyamoto," HiSIM2 =Advanced MOSFET Model Valid for RF Circuit Simulation, " IEEE Trans. Electron Devices, vol. 53, p.1994.2006.
技术实现思路
本专利技术提供能够稳定且高精度地对S0I-M0SFET的器件特性进行模拟的模拟方法及模拟装置。本专利技术的一个方式提供一种模拟方法，对晶体管的器件特性进行模拟，该晶体管中，在埋入氧化膜之上的硅层中分隔地形成源区及漏区，在这些源区、漏区之间的沟道区之上隔着栅绝缘膜地形成栅电极，其特征在于，该模拟方法具备从输入装置输入表示上述晶体管的特性的数据的一个表现形式即数学式，并将其存储在存储装置中的步骤；从上述输入装置输入上述晶体管的器件参数，并将其存储在上述存储装置中的步骤；由运算装置基于存储在上述存储装置中的数学式和器件参数进行运算，计算出上述硅层的本文档来自技高网...
【技术保护点】
１．一种模拟方法，对晶体管的器件特性进行模拟，该晶体管中，在埋入氧化膜之上的硅层中分隔地形成源区及漏区，在这些源区、漏区之间的沟道区之上隔着栅绝缘膜地形成栅电极，其特征在于，该模拟方法具备：从输入装置输入表示上述晶体管的特性的数据的一个表现形式即数学式，并将其存储在存储装置中的步骤；从上述输入装置输入上述晶体管的器件参数，并将其存储在上述存储装置中的步骤；由运算装置基于存储在上述存储装置中的数学式和器件参数进行运算，计算出上述硅层的表面电位的第一值的步骤；由上述运算装置基于存储在上述存储装置中的数学式和器件参数进行运算，分别计算出上述硅层处于部分耗尽状态时及上述硅层处于完全耗尽状态时的、上述埋入氧化膜之下的基体层的表面电位的第一值的步骤；由上述运算装置基于计算出的上述硅层的表面电位的第一值、计算出的上述基体层的表面电位的第一值以及存储在上述存储装置中的数学式进行运算，通过反复计算来求出上述基体层的表面电位的第二值的步骤；以及由上述运算装置基于通过上述反复计算求出的基体层的表面电位的第二值和存储在上述存储装置中的数学式进行运算，计算出上述硅层的背面电位的第一值的步骤。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：三浦道子，
申请(专利权)人：广岛大学，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。