信息处理装置制造方法及图纸

技术编号:7147930 阅读:182 留言:0更新日期:2012-04-11 18:40
本发明专利技术能够不降低总线性能地进行位操作。信息处理装置(10)包含:能够取得并执行命令的CPU(101、102);以及内置能够利用上述CPU改写的寄存器并利用总线与上述CPU结合的周边模块(M1、M2、M3)。上述CPU构成为包含为了执行已取得的位操作命令而发出用来指示针对上述周边模块中所含的寄存器的以位为单位的写动作的总线指令的功能。如果发出上述总线指令,则上述周边模块执行针对寄存器的以位为单位的写动作。由此,上述CPU在发出上述总线指令后无需锁定总线。所以,能够不降低总线性能地进行位操作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种信息处理装置,更具体地,涉及在与CPU (中央处理装置)结合的 周边模块中包含的寄存器的位操作。
技术介绍
信息处理装置包含微处理器、微控制器、信号处理器、图像处理器、声音处理器。作 为信息处理装置的一例的微处理器,为了高速地进行作为半导体芯片内部的数据处理之一 的位操作处理,需要缩短从CPU到芯片内的各周边模块的数据存取时间。在这样的存取时 间缩短中,广泛地进行微处理器的工作频率的提高、连接芯片内的各周边模块的总线的高 速化、位操作用的新命令的追加等。但是,迄今为止,微处理器具有对周边寄存器、存储器等以一定单位(8位/16位 /32位)进行数据处理的结构,不能直接对周边模块指示只操作1位的位操作。因此,进行 位操作时,需要进行一次以一定单位(8位/16位/32位)从周边寄存器、存储器等向CPU 内读入数据、并将所读入的数据中的1位大小的数据变更后再次写回到周边模块的读出修 改写入(read modify write,以下简称“RMW”)动作。可是,在该RMW动作中,CPU把总线锁定(固定在不接收除位操作处理以外的处理 的状态),CPU自身在RMW动作中也不能执行本文档来自技高网...

【技术保护点】
1.一种信息处理装置,其特征在于,包含:能够取得并执行命令的CPU,以及内置能够利用上述CPU改写的寄存器、并利用总线与上述CPU结合的周边模块,上述CPU构成为包含为了执行已取得的位操作命令而发出用来指示针对上述周边模块中所含的寄存器的以位为单位的写动作的总线指令的功能。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:中谷浩晃
申请(专利权)人:瑞萨电子株式会社
类型:发明
国别省市:JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1