一种半导体器件（１０）及制作方法包括提供有源器件区（１２）以及与所述有源器件区形成边界（３２）的隔离区（１４）。经构图的栅极材料（１６）位于所述边界的第一（３４）和第二（３６）部分之间的有源器件区之上。经构图的栅极材料定义所述有源器件区内的沟道，并且具有沿栅极材料的主要尺寸的、与中心线（１８）相垂直的栅极长度尺寸，紧接所述边界的第一和第二部分的栅极长度尺寸（２４＋２６、２８＋３０）比介于所述边界的第一和第二部分之间的栅极长度尺寸（２０＋２２）长。所述沟道包括紧接所述边界的所述第一部分的第一端和紧接所述边界的所述第二部分的第二端，并且进一步特征在于，栅极长度尺寸在所述沟道的两端上渐缩。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术公开总体上涉及集成电路，且更具体地，涉及具有其中成形有栅极的 MOSFET晶体管的集成电路。
技术介绍
电路设计基于特定电路设计中所使用的元件的电学特性。在晶体管的情况下，重 要特性其中之一是针对给定条件的电流流量。这可以被认为是栅极的有效宽长比。由于工 艺和光刻技术变量，所以各个晶体管尤其是各个晶片的电流量或有效宽长比有所不同，而 对于同一晶片甚或是同一集成电路，也会如此。有效宽长比的这样的变化令电路设计更加 困难。这样的有效宽长比的变化的减小可以得到具有诸如增加的操作速度、提高的操作可 靠性以及降低的功耗的改进性能的电路设计。当然，一直在努力改进制造工艺，包括光刻， 但随着这些方面的改进所带来的是晶体管尺寸的减小，而其则具有保留有效宽长比变化的 效果。因而，一直需要对控制有效宽长比变化进行改进。 附图说明本专利技术是通过示例的方式示出的且不受附图限制，附图中，相同的附图标记表示 相似的元件。图中的元件仅为了简明清楚而示出且未必按照比例绘制。图1是根据实施例的半导体器件的顶视图；图2是图1的半导体器件的第一横截面；图3是图2的半导体器件的第二横截面；图4是对于得到图1的半导体器件有用的物理设计或掩模生成阶段的布图；以及图5是对于得到图1的半导体器件的变体有用的图4的布图的变体。具体实施例方式在一个方面中，半导体器件具有横跨有源区与隔离区之间的两个边界的栅极。在 栅极下面存在对应的沟道。有源区与隔离区之间的栅极横跨的两个边界中每一个边界处的 栅极长度比两个位置之间的中间区域中的栅极长度长。结果，栅极的有效宽长比发生减少 的变化。这里所描述的半导体衬底可以是任一半导体材料或者材料的组合，例如，砷化镓、 锗化硅、绝缘体上硅(SOI)、硅、单晶硅等以及其中至少顶部是半导体材料且可以被认为是 半导体层的以上各项的组合。图1中示出的是半导体器件10，所述半导体器件10具有形成在半导体衬底中的有 源区12、包围有源区12的隔离区14以及横跨在有源区12之上的栅极导体16。图1中示 出的还有经过栅极16的中间的中心线18。中心线16也可以被认为是垂直向下延伸进入 半导体10的平面。在有源区12与隔离区14之间具有边界32。图1左侧示出的是作为边界32的第一部分的边界部分34，其为有源区12与隔离区14之间的栅极导体16所横跨的 区域。图1右侧示出的是作为边界32的第二部分的边界部分36，其为有源区12与隔离区 14之间的栅极导体16所横跨的区域。沿中心线18在边界部分34与边界部分36之间的中 间是最小栅极长度，其由栅极导体16的从中心线18到图1中示出为上部边线的第一边缘 的尺寸20和栅极导体16的从中心线到图1中示出为下部边线的第二边缘的尺寸22组成。 尺寸20和尺寸22相等。中心线18被定义为在栅极宽度的方向上并且经过边界部分34和 36之间的中点而使得尺寸20和22相等。沿边界部分34从中心线18到栅极导体16的上 部边线为尺寸对。沿边界部分34从中心线18到栅极导体16的下部边线为尺寸沈。沿边 界部分36从中心线18到栅极导体16的上部边线为尺寸28。沿边界部分36从中心线18 到栅极导体16的下部边线为尺寸30。在此示例中，尺寸对和观均大于尺寸20，并且尺寸沈和30均大于尺寸22。同 样，在此对称示例中，尺寸M等于尺寸观，并且尺寸沈等于尺寸30。然而，并非要求栅极 导体16关于边界部分34和36的对称性。因而，尺寸M无需等于尺寸观，尺寸沈无需等 于尺寸30。一般而言，将会期望中心线18位于使得尺寸M和沈相等并且尺寸观和30相 等的位置，但这不是必须情况。例如，尺寸22 J6和30可以相等并且尺寸M和28将均超 过尺寸20。要求尺寸M和沈之和以及尺寸28和30之和必须均超过尺寸20和22之和。 结果，有源区与隔离区之间的各个边界处的沟道长度大于边界之间的沟道的中间部分的沟 道长度。因而，可以优选对称，可以采用不对称。此外，对称可以是诸如右对称且左对称但 左右彼此不对称的按侧(by side)对称。随着栅极尺寸持续缩小，沿有源区与隔离区之间的边界的短沟道效应相对于沟道 的整个宽度而变得更加严重。由于短沟道效应，因而对于栅极长度的给定物理改变，沿有源 区与隔离区之间的边界的有效栅极宽长比的变化比沟道中间的有效栅极宽长比变化更接 近指数状。通过增加沿有源/隔离边界的栅极的长度，极大地减小短沟道效应的影响。结 果，栅极长度的变化致使总体有效栅极宽长比的较少改变。当接触件(contact)太靠近栅极时，沟道一侧的栅极长度出现意外且不想要的增 加。有源区域外的栅极导体的扩宽致使仅栅极一侧上的有源/隔离边界处的栅极长度增 加。这已经被认为是不期望的并且是要避免的。设计规则要求栅极接触件离有源区足够远， 以确保不会在有源/隔离边界处发生此栅极扩宽。图2中示出的是沿图1中所示的2-2截取的横截面中的半导体器件10。图2示出 了通过栅极导体16中间的中心线18。还示出了尺寸20和22，其从中心线18横向延伸到 栅极导体16的边线并且作为有源区12的在源/漏区40与源/漏区42之间的部分之上的 栅极长度。侧壁间隔件44被示出为围绕栅极导体16。如图2中所示的半导体器件10是 具有在源/漏区40和源/漏区42之间的沟道区的功能性晶体管。如图所示，源/漏40和 42与栅极导体16的边线对齐，但源/漏区40和42将可能由于在使用栅极导体16作为掩 膜的注入步骤之后的所需加热步骤而在栅极导体16下方稍微延伸。侧壁间隔件44可以是 多层侧壁间隔件以及一个或多个衬垫。图3示出的是沿图1中所示的非常靠近其中栅极导体具有尺寸M和沈的栅极长 度的边界部分34的3-3截取的横截面中的半导体器件10。图3示出了通过栅极导体16中 间的中心线18。还示出了尺寸25和27，其从中心线18横向延伸到栅极导体16的边线并且作为有源区12的在源/漏区40与源/漏区42之间的部分之上的栅极长度。尺寸25非常 接近于尺寸对，且尺寸27非常接近于尺寸26。侧壁间隔件44被示出为围绕栅极导体16。 如图所示，源/漏40和42与栅极导体16的边线对齐，从而示出了靠近边界部分34的横截 面3-3处的沟道长度对应于此位置处的栅极长度，即，尺寸25加上尺寸27。图4中示出的是可以用于形成半导体器件10的布图11。布图11也可以被视为重 叠的若干掩模，其被重叠在一起以图示在用以获得图1的半导体器件10的处理中将什么通 过光刻施加到光致抗蚀剂。在此情况下，具有对应于栅极导体16的栅极特征116。栅极特 征116包括左上方的凸出部分(jog) 124、左下方的凸出部分126、右上方的凸出部分1 和 右下方的凸出部分130。将凸出部分124、126、1 和130添加到栅极特征116上，以导致如 图1中所示的栅极16的形状。如图所示，凸出部分IM、口6、1观和130的形状相同并且与 表示有源区12的有源特征112的距离相同，以生成图1中所示的栅极导体16的对称形状。 此对称是优选的，但可以删除凸出部分1 和126其中之一和/或凸出部分1 和130其中 之一，并且仍然获得有效栅极宽长比变化的减小。凸出部分1 被示出为与表示有源区12 的有源区112的左边线相距尺寸本文档来自技高网...
【技术保护点】
１．一种半导体器件，包括：有源器件区；隔离区，其中所述隔离区与所述有源器件区形成边界；和经构图的栅极材料，所述经构图的栅极材料位于所述边界的第一和第二部分之间的所述有源器件区之上，用于定义所述有源器件区内的沟道，并且所述经构图的栅极材料具有沿所述经构图的栅极材料的主要尺寸的、与中心线相垂直的栅极长度尺寸，紧接所述边界的第一和第二部分的栅极长度尺寸比介于所述边界的第一和第二部分之间的栅极长度尺寸大。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：利昂内尔·J·里维埃卡佐，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。