本发明专利技术提供一种主板信号测试装置，用以测试计算机主板的双倍数据速率总线的信号质量。所述主板信号测试装置包括一电路板及设于该电路板上的一连接模块、一校验模块及一信号采集单元，该连接模块包括若干连接端子，该校验模块和信号采集模块均通过所述连接端子与计算机主板电性连接，该校验模块内预设待测双倍数据速率总线的信息，以使计算机主板识别该主板信号测试装置，该信号采集单元包括多个信号采集模块，每一信号采集模块上设有一信号测试点，所述信号测试点用以采集双倍数据速率总线的信号。本发明专利技术的主板信号测试装置测试方便，测量精度高。
【技术实现步骤摘要】
本专利技术涉及一种主板信号测试装置，尤其涉及一种用于测试主板双倍数据速率总线信号的测试装置。
技术介绍
随着计算机技术的飞速发展，双倍数据速率(Double Data Rate, DDR)总线的常用类型也从DDR266型发展到目前的DDR3/1333型，其数据传输速度提升了大约5倍。但是随着总线信号传输速度的提高，各种干扰因素，例如阻抗变动，邻近信号串扰，电磁干扰 (ElectroMagnetic Interference, EMI)等对总线信号传输造成的影响也更加明显，故在设计中有必要对DDR3/1333型总线进行性能检测。由于目前DDR3内存上的动态随机存取存储器(DynamicRandom Access Memory, DRAM)芯片大都采用细间距球栅阵列(Fine-Pitch Ball Grid Array, FBGA)封装，其焊接点被完全覆盖，难以直接使用示波器的探针进行点测，而只能在内存背面的测试点上焊接上延长线，然后再连接探针进行测量。然而，延长线本身容易影响探测信号的精确度，且在密集的测试点上焊接延长线操作难度较高，也容易造成短路。
技术实现思路
有鉴于此，有必要提供一种便于测试且精度较高的主板信号测试装置。一种主板信号测试装置，用以测试计算机主板的双倍数据速率总线的信号质量， 所述主板信号测试装置包括一电路板及设于该电路板上的一连接模块、一校验模块及一信号采集单元，该连接模块包括若干连接端子，该校验模块和信号采集模块均通过所述连接端子与计算机主板电性连接，该校验模块内预设待测双倍数据速率总线的信息，以使计算机主板识别该主板信号测试装置，该信号采集单元包括多个信号采集模块，每一信号采集模块上设有一信号测试点，所述信号测试点用以采集双倍数据速率总线的信号。相较于现有技术，本专利技术将一校验模块及一信号采集模块集成于一电路板上，并通过连接端子插入主板。测试时，通过使计算机主板识别校验模块，进而通过信号采集模块上的测试点采集双倍数据速率总线的信号。该主板信号测试装置结构简单，操作方便，测量精度尚°附图说明图1为本专利技术较佳实施方式的主板信号测试装置的模块示意图；图2为图1所示主板信号测试装置的校验模块与连接模块的电路图；图3为图1所示的信号采集模块的电路图；图4为本专利技术主板信号测试装置测得信号的波形仿真图。主要元件符号说明主板信号测试装置100印刷电路板10连接模块20Pin3、Pinl2、Pin21、Pin30、Pin81、Pin90、Pin99、Pinl08、Pinll7、Pinll8、连接端子Pinll9、Pin237、Pin238校验模块30地址引脚SA0、SA1、SA2时钟引脚SCL数据引脚SDA接地引脚WP信号采集单元40信号采集模块42第一电阻Rl电压源V第二电阻R2第三电阻R3电容C信号测试点TPl接地测试点TP2曲线1、具体实施例方式本专利技术提供一种主板信号测试装置，其用于模拟计算机的内存条的功能，以测试计算机主板DDR总线的信号传输质量。请参阅图1，本专利技术较佳实施方式提供一主板信号测试装置100，其包括一印刷电路板(printed circuit board, PCB) 10、一连接模块20、一校验模块30及多个信号采集单元40，该连接模块20、校验模块30及信号采集单元40均集成于该印刷电路板10上。所述连接模块20与印刷电路板10电性连接，其包括若干连接端子，当该主板信号测试装置100插入待测计算机主板的DDR双列直插式存储模块插槽(Dual Inline Memory Modules,DIMM)中时，所述连接端子与计算机主板电性连接。在本实施例中，该连接端子的数量为 240 个，其中，该连接端子 Pin3、Pinl2、Pin21、Pin30、Pin81、Pin90、Pin99 及 Pinl08 分别用以将计算机主板DDR总线的8位数据信号(DQO、DQ8、DQ16、DQ24、DQ32、DQ40、DQ48 及DQ56)引入信号采集单元40。连接端子Pinll7、Pinll8、Pinll9、Pin237和Pin238用于电性连接计算机主板DDR总线和校验模块30。请参阅图2，所述校验模块30用以模拟计算机内存条上的串行配置检测模块 (Serial Presence Detect, SPD)，其内预先写入待测DDR总线的传输速率、容量、电压、行列地址及带宽等相关参数信息。该校验模块30包括一组地址引脚SAO SA2、一时钟引脚 SCL、一数据引脚SDA及一接地引脚WP。所述地址引脚SAO SA2分别电性连接于连接模块20的连接端子Pinll7、Pin237及Pinll9，以向计算机主板传送地址信号；时钟引脚SCL及数据引脚SDA分别电性连接于连接模块20的引脚PinllS和Pin238，以分别向计算机主板传送时钟信号及串行数据信号；所述接地引脚WP接地。当启动计算机并插入该主板信号测试装置100时，计算机主板将通过地址引脚SAO SA2、时钟引脚SCL及数据引脚SDA自动读取该校验模块30内预存的信息，进而识别该主板信号测试装置100。请结合参阅图3，所述信号采集单元40用以检测DDR总线的信号质量，在本实施例中，该信号采集单元40的数量为8，每一所述信号采集单元40包括一信号采集模块42及一第一电阻R1。该信号采集模块42包括一电压源V、一第二电阻R2、一第三电阻R3、一电容C、一信号测试点TPl及一接地测试点TP2。该电压源V用于为该信号采集模块42提供 1.5V的电压，该第二电阻R2与电压源V电性连接，该第三电阻R3和电容C并联于第二电阻 R2和一接地点(图未标)之间。其中，该第二电阻R2和第三电阻R3的电阻值分别为220 和340欧姆，二者用以模拟内存条上的DRAM芯片对信号的接收效果；该电容C的电容值为 1. 3pF，其用以模拟DRAM芯片的寄生电容。该信号测试点TPl设于第二电阻R2和电容C之间，接地测试点TP2接地。所述8个信号采集单元40的第一电阻Rl的一端分别与连接模块 20 的连接端子 Pin3、Pinl2、Pin21、Pin30、Pin81、Pin90、Pin99 及 Pinl08 电性连接，另一端分别电性连接于对应的信号采集模块42的第二电阻R2和第三电阻R3之间。每一第一电阻Rl的电阻值约为20欧姆，以在计算机主板信号线和该主板信号测试装置100的信号线之间起阻抗匹配作用，进而避免影响待测信号。当需要测试计算机主板DDR总线的信号质量时，先启动计算机，再将该主板信号测试装置100插入计算机主板的DIMM插槽中，计算机主板通过自动读取校验模块30内预存的信息，以识别该主板信号测试装置100。此时，将一波形测试装置(如示波器，图未示) 的探针的信号端连接到信号采集单元40的信号测试点TP1，探针的接地端连接到信号采集单元40的接地测试点TP2，以此通过连接模块20的连接端子Pin3采集到主板DDR总线的 DQO信号，进而做出判断。同理，改变不同的信号测试点TPl即可测试出DQ8、DQ16、DQ24、 DQ32、DQ40、DQ48 及 DQ56 的信号。请参阅图4，曲线1和曲线2分别为DDR的DRAM和本专利技术主板信号测试装置100的测试信号的波形图。在本文档来自技高网...
【技术保护点】
１．一种主板信号测试装置，用以测试计算机主板的双倍数据速率总线的信号质量，其特征在于：所述主板信号测试装置包括一电路板及设于该电路板上的一连接模块、一校验模块及一信号采集单元，该连接模块包括若干连接端子，该校验模块和信号采集模块均通过所述连接端子与计算机主板电性连接，该校验模块内预设待测双倍数据速率总线的信息，以使计算机主板识别该主板信号测试装置，该信号采集单元包括多个信号采集模块，每一信号采集模块上设有一信号测试点，所述信号测试点用以采集双倍数据速率总线的信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：许李，卫明，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。