一种支持多个音视频IP核寻址DDR的控制结构制造技术

本发明专利技术提供一种支持多个音视频IP核寻址DDR的控制结构，该控制结构包括物理层和控制层，该物理层包括端口选择状态机、控制状态机、时钟生成器、地址生成器、命令生成器、自动刷新器和数据通路；端口选择状态机包括多个连接音视频IP核信号的输入端口。该控制结构支持多个音视频IP核寻址DDR，提高了DDR的使用效率。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域，具体涉及一种支持多个音视频IP核寻址DDR的控 制结构。
技术介绍
在消费电子产品的解决方案中，许多音视频模块，如MPEG编解码，图像增强，音频 的高保真回放等，都需要高速存取大量的中间数据，并且要求连续的读写数据，不能时断时 续，这就需要支持的硬件系统中有大容量的高速缓存，目前DDR因其高存储容量、低成本、 合理的通道带宽和可靠的供货能力而被大量使用，但却存在接口使用不便以及控制结构复 杂的问题。DDR是采用时钟双边沿触发的同步动态储存单元，包含有若干块(Bank)，每个 Bank由很多的行(Row)和列(Column)组成。为了存取大量数据到DDR，相应的电路中需要 有DDR控制结构来控制DDR的操作。在原理和接口上，三代DDR存储器一DDR、DDR2和DDR3 有类似的结构，因此可以设计一个通用的DDR控制器，来实现对DDR、DDR2和DDR3数据读写 的控制。在当前的ASIC设计，往往把DDR控制结构分为控制层(CON=Control Layer)和物 理层(PHY=Physical Layer)层两层，控制层与应用层交换信息，负责接受应用层本文档来自技高网...

【技术保护点】
１．一种支持多个音视频Ｉ　Ｐ核寻址ＤＤＲ的控制结构，所述控制结构包括物理层和控制层，其特征在于，所述物理层包括端口选择状态机、控制状态机、时钟生成器、地址生成器、命令生成器、自动刷新器和数据通路；所述端口选择状态机包括多个连接音视频ＩＰ核信号的输入端口；所述控制状态机的输入端口分别和端口选择状态机、时钟生成器的输出连接，时钟生成器的输出端口还和端口选择状态机的输入端口连接；所述控制状态机的输出端口分别和地址生成器、命令生成器以及自动刷新器的输入端口连接；所述数据通路的输入输出端口分别和控制状态机的输入输出端口、ＤＤＲ的输入输出端口连接；所述地址生成器、命令生成器和自动刷新器的输出端口连接ＤＤＲ...

【技术特征摘要】

【专利技术属性】
技术研发人员：徐步陆，俞慧月，顾文雅，刘芸，史佳欢，赵乾，陈玉梅，樊炜，陈娟，张辉，
申请(专利权)人：上海硅知识产权交易中心有限公司，
类型：发明
国别省市：31