本发明专利技术涉及一种用于逻辑电路搜寻变更点方法及装置。该方法定义一指示地图并执行功能等效检查以判断该指示地图是否正确。若判断结果为是，该方法在逻辑电路的缓存器传输级硬件描述语言加入陷阱，以使逻辑电路的绕线后逻辑闸级硬件描述语言产生多个比较点。接着，该方法根据该多个比较点对逻辑电路的绕线后逻辑闸级硬件描述语言以反向顺序执行功能等效检查，以寻找变更点。使用本发明专利技术的技术方案，节省了在复杂逻辑电路的绕线后逻辑闸级硬件描述语言中找到可能的工程变更命令点的时间及精力。
【技术实现步骤摘要】
本专利技术涉及逻辑电路(logic circuit)，具体涉及一种能够在逻辑电路中快速找 到工程变更命令(Engineering Change Order, ECO)点的变更点搜寻方法及装置。
技术介绍
随着电子科技的不断发展，各式各样的电子产品的体积越来越轻薄短小，但其具 备的功能却越来越多。因此，在面积相当小的芯片中必须设置有数目非常庞大的各种电子 组件，才足以应付电子产品的实际需求。在传统的IC设计流程中，工程变更命令是属于整个设计流程后端的工程变更步 骤。假设一逻辑电路源自于缓存器传输级(Register Transfer Level, RTL)硬件描述语 言，经合成(synthesized)后转换为合成逻辑闸级(gate level)硬件描述语言，接着，再通 过自动布局绕线法(Automatic Placement and Routing,APR)转换为最佳化(optimized) 的绕线后逻辑闸级硬件描述语言。在此过程中，由于该逻辑电路经过了合成及自动布局绕线等程序，该逻辑电路包 含的所有功能组件之间将会彼此进行耦接、合并或化简，以使得逻辑电路能够通过时序限 制(timing constraint)并且缩小其使用面积，因此，当设计者想要对该逻辑电路的绕线后 逻辑间级硬件描述语言进行工程变更命令的修改，将会变的相当困难。其最大的难处在于，设计者必须分别对于该逻辑电路的缓存器传输级硬件描述语 言以及绕线后逻辑闸级硬件描述语言的功能组件进行逻辑等效检查(logical equivalent check)，才能确保设计者在该逻辑电路所进行的修改无论是在缓存器传输级硬件描述语言 的阶段以及绕线后逻辑闸级硬件描述语言的阶段均为正确无误的。也就是说，为了进行工 程变更命令的修改，设计者必须反复回到合成逻辑闸级硬件描述语言的阶段及绕线后逻辑 闸级硬件描述语言的阶段，再次执行繁琐的数据汇出和汇入作业。然而，很明显地，要在已合成且最佳化的该逻辑电路的绕线后逻辑闸级硬件描述 语言中寻找可能的工程变更命令点远比在原本的缓存器传输级硬件描述语言中寻找可能 的工程变更命令点困难。因此，为了进行工程变更命令的修改，设计者势必要花费大量的 时间及精力在复杂的该逻辑电路的绕线后逻辑闸级硬件描述语言中找到可能的工程变更 命令点，这将会严重影响整个IC设计流程的进度，因而导致后续产品生产及上市时间的延 迟。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述在复杂的逻辑电路的绕线后 逻辑闸级硬件描述语言中找到可能的工程变更命令点需花费大量的时间及精力的缺陷，提 供一种节省时间和精力的变更点搜寻装置。本专利技术解决其技术问题所采用的技术方案是构造一种用于逻辑电路搜寻变更点 的装置，该逻辑电路源自于一缓存器传输级硬件描述语言，经合成后转换为一合成逻辑闸级硬件描述语言，再通过自动布局绕线法转换为一绕线后逻辑间级硬件描述语言。在本发 明所述的用于逻辑电路搜寻变更点的装置，该变更点搜寻装置包含一定义模块、一验证模 块、一比较模块及一检查模块。该定义模块耦接至该逻辑电路，并用以定义一指示地图，其 中，该指示地图用以指示出多个引脚。该验证模块耦接至该定义模块，并用以对该指示地图 执行功能等效检查以判断该指示地图是否正确。该比较模块耦接至该验证模块及该逻辑 电路，若该验证模块的判断结果为是，该比较模块将会在该逻辑电路的该缓存器传输级硬 件描述语言加入陷阱，以使得该逻辑电路的该绕线后逻辑闸级硬件描述语言产生多个比较 点。该检查模块耦接至该比较模块及该逻辑电路，并用以根据该多个比较点对该逻辑电路 的该绕线后逻辑闸级硬件描述语言反向执行功能等效检查，以在该绕线后逻辑闸级硬件描 述语言中找到一变更点。本专利技术还构造一种用于逻辑电路变更点搜寻方法，该逻辑电路源自于一缓存器传 输级硬件描述语言，经合成后转换为一合成逻辑间级硬件描述语言，再通过自动布局绕线 法转换为一绕线后逻辑间级硬件描述语言。在该变更点搜寻方法中，首先，定义一指示地 图，该指示地图用以指示出多个引脚；接着，执行功能等效检查以判断该指示地图是否正 确；若上述判断结果为是，在该逻辑电路的该缓存器传输级硬件描述语言加入陷阱，以使得 该逻辑电路的该绕线后逻辑间级硬件描述语言产生多个比较点；根据该多个比较点对该逻 辑电路的该绕线后逻辑闸级硬件描述语言以反向顺序执行功能等效检查，以在该绕线后逻 辑闸级硬件描述语言中找到一变更点。该变更点可以是一工程变更命令点；该至少一陷阱 可以是一工程变更命令的变更，但不以此为限。相比现有技术，根据本专利技术所述的用于逻辑电路的变更点搜寻方法及装置是通过 在逻辑电路的缓存器传输级硬件描述语言加入陷阱(即工程变更命令的变更)，使得逻辑 电路的绕线后逻辑闸级硬件描述语言也会出现相对应的比较点，接着，该变更点搜寻装置 再通过限定模块逐步缩小工程变更命令点可能出现的范围，故能够迅速地在逻辑电路的绕 线后逻辑闸级硬件描述语言找到所需的工程变更命令点。因此，通过本专利技术提出的变更点搜寻方法以及变更点搜寻装置的帮助，设计者即 可大幅节省原先花费在复杂的逻辑电路的绕线后逻辑闸级硬件描述语言中寻找可能的工 程变更命令点的时间及精力，因此可有效提升整个IC设计流程的效率，也可缩短产品上市 的时间，以提升其竞争力。关于本专利技术的优点与精神可以由以下的专利技术详述及所附图得到进一步的了解。 附图说明下面将结合附图及实施例对本专利技术作进一步说明，附图中图1是本专利技术第一具体实施例的变更点搜寻装置的功能方块图；图2(A)是逻辑电路的合成逻辑闸级硬件描述语言的功能地图的示意图；图2(B)为图2(A)的合成逻辑闸级硬件描述语言经过自动布局绕线后的绕线后逻 辑闸级硬件描述语言的功能地图的示意图；图3(A)是本专利技术在逻辑电路的缓存器传输级硬件描述语言的程序编码中加入陷 阱的示意图；图3(B)是在该逻辑电路的绕线后逻辑闸级硬件描述语言找出比较点并定义扇入锥区域的示意图；图4(A)和图4(B)是本专利技术逻辑电路的缓存器传输级硬件描述语言的回馈多任务 器经过合成逻辑间级硬件描述语言的示意图；图4 (C)是对图4 (B)的合成逻辑闸级硬件描述语言进行扇入锥功能失效测试的示 意图；图5㈧和图5⑶是分别对不同的逻辑电路的合成逻辑闸级硬件描述语言进行扇 入锥功能失效测试的示意图；图6是本专利技术的第二具体实施例的变更点搜寻方法的流程图。主要组件符号说明SlO S28 流程步骤1 变更点搜寻装置10 定义模块12 验证模块14 分解模块16 比较模块18 限定模块20 检查模块30、50、60 扇入锥区域2 合成逻辑闸级硬件描述语言21 扫描引脚22 测试引脚23:数据复制引脚24:数据倒转引脚25:频率引脚沈、42:触发器8 锁相回路9 探针2'、3、4'、5、6 绕线后逻辑闸级硬件描述语言4 缓存器传输级硬件描述语言41:回馈多任务器D 触发器的输入端411' 412'功能组件 Pl P13 测试点27,271' 272'、31 34、51 55、61 72 逻辑组件A0I21、NAND4 电路模块 Q 触发器的输出端inl in3、A0 A1、B0、A D 输入引脚oul out6、out、Y 输出引脚具体本文档来自技高网...
【技术保护点】
１．一种用于逻辑电路搜寻变更点的方法，该逻辑电路源自于一缓存器传输级硬件描述语言，经合成后转换为一合成逻辑闸级硬件描述语言，再通过自动布局绕线法转换为一绕线后逻辑闸级硬件描述语言，其特征在于，该方法包含下列步骤：定义一指示地图，该指示地图用以指示多个引脚；当执行功能等效检查判断该指示地图是正确时，在该缓存器传输级硬件描述语言加入至少一陷阱，使得该绕线后逻辑闸级硬件描述语言产生多个比较点；以及根据该多个比较点对该绕线后逻辑闸级硬件描述语言以反向顺序执行功能等效检查，以在该绕线后逻辑闸级硬件描述语言中找到该变更点。
【技术特征摘要】
【专利技术属性】
技术研发人员：罗振兴，卢建邦，
申请(专利权)人：晨星软件研发深圳有限公司，晨星半导体股份有限公司，
类型：发明
国别省市：94
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。