以动态门槛进行区块管理的方法及存储装置及控制器制造方法及图纸

本发明专利技术公开了一种用来进行区块管理的方法，该方法应用于一快闪存储器的控制器，该快闪存储器包含多个区块，该方法包含：依据至少一条件调整一动态门槛；以及比较该多个区块中的一特定区块的一有效/无效页数以及该动态门槛，以判断是否擦除该特定区块。本发明专利技术另提供相关的存储装置及其控制器，其中该存储装置包含该快闪存储器及该控制器。该控制器包含：一只读存储器，用来储存一程序码；以及一微处理器，用来执行该程序码以控制对该快闪存储器的存取以及管理该多个区块；在该微处理器的控制下，该控制器依据该方法来运作。本发明专利技术通过调整该动态门槛，可妥善地进行区块管理，增进该存储装置的效能。

【技术实现步骤摘要】

本专利技术涉及快闪存储器(Flash Memory)的存取(Access)，更具体地说，涉及一种用来进行区块管理的方法以及相关的存储装置及其控制器。
技术介绍
近年来由于快闪存储器的技术不断地发展，各种便携式存储装置(例如符合SD/ MMC、CF、MS、》)标准的记忆卡)或具备快闪存储器的固态硬盘(Solid State Drive, SSD) 被广泛地实施于诸多应用中。因此，这些存储装置中的快闪存储器的存取控制遂成为相当热门的议题。以常用的NAND型快闪存储器而言，其主要可区分为单阶细胞(Single Level Cell,SLC)与多阶细胞(Multiple Level Cell,MLC)两大类的快闪存储器。单阶细胞快闪存储器中的每个被当作记忆单元的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞快闪存储器中的每个被当作记忆单元的晶体管的储存能力则被充分利用，采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录两组(或以上)二进制位信息(00、01、11、10)；理论上，多阶细胞快闪存储器的记录密度可以达到单阶细胞快闪存储器的记录密度的两倍，这对于曾经在发展过程中遇到瓶颈的NAND型快闪存储器的相关产业而言，是非常好的消息。相较于单阶细胞快闪存储器，由于多阶细胞快闪存储器的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞快闪存储器很快地成为市面上的便携式存储装置竞相采用的主流。然而，多阶细胞快闪存储器的不稳定性所导致的问题也一一浮现。为了确保存储装置对快闪存储器的存取控制能符合相关规范，快闪存储器的控制器通常备有某些管理机制以妥善地管理数据的存取。依据相关技术，有了这些管理机制的存储装置还是有不足之处。例如在该存储装置被设计成具有较高储存容量及/或较高弹性的状况下，所述管理机制可能变得非常复杂，这可能会导致硬件资源的芯片面积以及相关成本增加。因此，需要一种新颖的方法来进行区块管理，以增进具备快闪存储器的存储装置的存取效能。
技术实现思路
因此本专利技术所要解决的技术问题是提供一种用来进行区块管理的方法以及相关的存储装置及其控制器，以解决上述问题。本专利技术所要解决的另一技术问题是提供一种用来进行区块管理的方法以及相关的存储装置及其控制器，以增进该存储装置的存取效能并且控制该存储装置以适应性的方式来运作。本专利技术的较佳实施例中提供一种用来进行区块管理的方法，该方法应用于一快闪存储器(Flash Memory)的控制器，该快闪存储器包含多个区块，该方法包含有依据至少一条件调整一动态门槛；以及比较该多个区块中的一特定区块的一有效/无效页数以及该动态门槛，以判断是否擦除该特定区块。本专利技术于提供上述方法的同时，也对应地提供一种存储装置，其包含有一快闪存储器，该快闪存储器包含多个区块；以及一控制器，用来存取(Access)该快闪存储器以及管理该多个区块。另外，该控制器依据至少一条件调整一动态门槛。此外，该控制器比较该多个区块中的一特定区块的一有效/无效页数以及该动态门槛，以判断是否擦除该特定区块。本专利技术于提供上述方法的同时，也对应地提供一种存储装置的控制器，该控制器用来存取一快闪存储器，该快闪存储器包含多个区块，该控制器包含有一只读存储器 (Read Only Memory，ROM)，用来储存一程序码；以及一微处理器，用来执行该程序码以控制对该快闪存储器的存取以及管理该多个区块。另外，在该微处理器的控制下，该控制器依据至少一条件调整一动态门槛，并且比较该多个区块中的一特定区块的一有效/无效页数以及该动态门槛，以判断是否擦除该特定区块。本专利技术的好处之一是，通过调整该动态门槛，本专利技术可妥善地进行区块管理，增进该存储装置的效能。于是，通过调整该动态门槛，该存储装置能以适应性的方式来运作。附图说明图1为依据本专利技术一第一实施例的一种存储装置的示意图。图2为依据本专利技术一实施例的一种用来进行区块管理的方法的流程图。图3A至图3C为图2所示的方法于某些实施例中的实施细节。其中，附图标记说明如下100存储装置110存储器控制器112微处理器112C程序码112M只读存储器114控制逻辑116缓冲存储器118接口逻辑120快闪存储器910用来进行区块管理的方法912,914步骤Dv检测值DTa调整量R(O)，R(I)，R(2)，R(3)，R(4)，R(5)，R(6)范围TH10, TH11,TH21, TH30, TH31, TH32, 预定门槛TH33, TH34，TH3具体实施例方式请参考图1，图1为依据本专利技术一第一实施例的一种存储装置100的示意图，其中本实施例的存储装置100尤其可为便携式存储装置，例如符合SD/MMC、CF、MS、XD标准的记忆卡，或通用串行总线闪存盘(Universal Serial Bus Flash Drive,USB Flash Drive, 也称为USB Flash Disk)，即所谓的优盘，但不以此为限。存储装置100包含有一快闪存储器(Flash Memory) 120 ；以及一控制器，用来存取(Access)快闪存储器120，其中该控制器例如一存储器控制器110。依据本实施例，存储器控制器110包含一微处理器112、一只读存储器(Read Only Memory, ROM) 112M、一控制逻辑114、至少一缓冲存储器116、与一接口逻辑118。另外，本实施例的只读存储器112M用来储存一程序码112C，而微处理器112则用来执行程序码112C以控制对快闪存储器120的存取。请注意到，程序码112C也能储存在缓冲存储器116或任何形式的存储器内。请注意，在此以便携式存储装置为例；这只是为了说明的目的而已，并非对本专利技术的限制。依据本实施例的一变化例，存储装置100可为固态硬盘(Solid State Drive, SSD)。于本实施例中，只读存储器112M用来储存一程序码112C，而微处理器112则用来执行程序码112C以控制对快闪存储器120的存取(Access)。于典型状况下，快闪存储器 120包含多个区块(Block)，而该控制器(例如通过微处理器112执行程序码112C的存储器控制器110)对快闪存储器120进行擦除数据的运作以区块为单位来进行擦除。例如于本实施例或其某些变化例中，该控制器能通过以区块为单位及/或以超区块(Meta-block) 为单位进行擦除，来对快闪存储器120进行擦除数据的运作，其中每一超区块可具有一预定数量的区块。另外，一区块可记录特定数量的页O^age)，尤其是实体页(Physical Page)， 其中上述的控制器对快闪存储器120进行写入数据的运作以页为单位来进行写入。例如 该控制器能通过以页为单位及/或以一数量的页为单位进行写入，来对快闪存储器120进行写入数据的运作，其中一实体页可包含多个区段Gector)，诸如8个区段。实作上，通过微处理器112执行程序码112C的存储器控制器110可利用其本身内部的元件来进行诸多控制运作，例如利用控制逻辑114来控制快闪存储器120的存取运作(尤其是对至少一区块或至少一页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主机(Host Devi本文档来自技高网...

【技术保护点】
１．一种用来进行区块管理的方法，该方法应用于一快闪存储器的控制器，该快闪存储器包含多个区块，其特征是，该方法包含有：依据至少一条件调整一动态门槛；以及比较该多个区块中的一特定区块的一有效／无效页数以及该动态门槛，以判断是否擦除该特定区块。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王启龙，陈家新，林建成，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：71