灯光控制数字接口电路制造技术

本发明专利技术公开了一种灯光控制数字接口电路，属一种灯光控制电路，包括桥堆D1与至少两个光耦单元，桥堆D1连接总线，分别通过两个光耦单元中的光耦输出或输入电平信号，所述的桥堆D1的一脚通过NMOS管Q1、Q3分别接入两个光耦单元中的光耦U1与U2，且光耦U1接入电平接收端Q2，NMOS管Q1还与至少两个大值电阻R3、R4串接，NMOS管Q3也串接有多个偏置电阻，其多个偏置电阻与三极管Q4组成箝位电压电路；所述的光耦U1回路通过稳压管D2接入桥堆D1的另一脚，光耦U2的回路也通过电容C4接入桥堆D1中与光耦U1接入相同的一脚上。本发明专利技术所提供的一种灯光控制数字接口电路结构简单，功耗较低，且能够正确有效的接收和发送来自于总线电平信号。

【技术实现步骤摘要】

本专利技术涉及一种灯光控制电路，更具体的说是一种灯光控制数字接口电路。
技术介绍
在电路控制领域中，各种协议都有固定的电平数值范围，而DALI控制协议规定其总线高电平为9. 5V至22. 5V，低电平为-6. 5V至6. 5V，而单片机处理的信号高电平为5V或者3. 3V，因此需要必要的接口电路实现信号电平转换，而现有的接口电路是通过光耦接收总线上传递的信号，仅通过反接的二极管来进行压降，而电流方面就没有限制，在电平信号发送时，总线为高低电平变化，此时光耦导通，并采用三极管将总线电平拉低，此时总线电压会拉低至2V左右。因此现有的DALI协议接口电路不能有效的控制电流，功耗较高，且在接收与发送总线信号时也容易发生偏差错误。
技术实现思路
本专利技术的目的在于解决上述不足，提供一种低功耗、且适用于DALI控制协议的灯光控制数字接口电路。为解决上述的技术问题，本专利技术采用以下技术方案本专利技术所提供的一种灯光控制数字接口电路，包括桥堆Dl与至少两个光耦单元， 桥堆Dl接入总线，分别通过两个光耦单元中的光耦输出或输入电平信号，所述的桥堆Dl的一脚通过NMOS管Ql、Q3分别接入两个光耦单元中的光耦Ul与U2，且光耦Ul接入电平接收端Q2，NMOS管Ql还与至少两个大值电阻R3、R4串接，NMOS管Q3也串接有多个偏置电阻， 其多个偏置电阻与三极管Q4组成箝位电压电路；所述的光耦Ul回路通过稳压管D2接入桥堆Dl的另一脚，光耦U2的回路也通过电容C4接入桥堆Dl中，且与光耦Ul接入桥堆Dl相同的一脚上；当总线的逻辑电压为高时，总线电压经过桥堆Dl，NMOS管Q1，电阻R3、R4、D2 使光耦Ul发射端导通，电平接收端Q2基极为低，不导通，光耦Ul输出高电平信号；当发送端信号为高时，光耦U2发射极不导通，电压通过NMOS管Ql以及电阻R3、 R4、R6与二极管D3为电容C4充电；当发送端信号为低时，三极管Q4使NMOS管Q3导通，将总线电压拉低，而电容C4 放电，维持NMOS管Q3的栅极电压。更进一步的技术方案是所述的NMOS管Ql通过二极管D3接入光耦U2至桥堆Dl 的回路上。更进一步的技术方案是所述的箝位电压电路中包含R3、R6、R8、R9、R7，且它们的阻值分别为 150 Ω、680 Ω、IK Ω、18k Ω、15k Ω。与现有技术相比，本专利技术的有益效果是本专利技术采用耗尽型小信号NMOS管和稳压管将总线信号传递至光耦，根据DALI控制协议的要求，每个总线电子整流器的控制信号电流应不大于2mA，而发送端采用PNP三极管Q4以及多个偏置电阻组成箝位电压电路，使得接口电路发送波形上升时间加快，而且总线电压会被箝位至大于等于4V，且本专利技术所提供的一种灯光控制数字接口电路结构简单，功耗较低，且能够正确有效的接收和发送来自于总线电平信号。附图说明图1为本专利技术的电路结构示意图。 具体实施例方式下面结合附图对本专利技术作进一步阐述。如图1所示，本专利技术所提供的一种灯光控制数字接口电路，包括桥堆Dl与至少两个光耦单元，桥堆Dl接入总线，分别通过两个光耦单元中的光耦输出或输入电平信号，所述的桥堆Dl的一脚通过NMOS管Ql、Q3分别接入两个光耦单元中的光耦Ul与U2，且光耦 Ul接入电平接收端Q2，NMOS管Ql还与至少两个大值电阻R3、R4串接，同时将NMOS管Ql 通过二极管D3接入光耦U2至桥堆Dl的回路上，NMOS管Q3也串接有多个偏置电阻，其多个偏置电阻与三极管Q4组成箝位电压电路，箝位电压电路中包含R3、R6、R8、R9、R7，且其阻值优先设置的方案如下R3为150 Ω、R6为680 Ω、R8为IK Ω、R9为1 Ω、R7为1 Ω ；所述的光耦Ul回路通过稳压管D2接入桥堆Dl的另一脚，光耦U2的回路也通过电容C4接入桥堆Dl中，且与光耦Ul接入相同的一脚上；当总线的逻辑电压为高时，总线电压经过桥堆 Dl，NMOS管Ql，电阻R3、R4、D2使光耦Ul发射端导通，电平接收端Q2基极为低，不导通，光耦Ul输出高电平信号；当发送端信号为高时，光耦U2发射极不导通，电压通过NMOS管Ql以及电阻R3、 R4、R6与二极管D3为电容C4充电；当发送端信号为低时，三极管Q4使NMOS管Q3导通，将总线电压拉低，而电容C4放电，维持NMOS管Q3的栅极电压。本专利技术所提供的一种灯光控制数字接口电路，其具体的信号流程如下接收信号时，总线电压为16V左右，经过桥堆D1，桥堆Dl的作用为防止反接，电压加在NMOS管Ql上，由于此NMOS管自身特性，栅极为负电压即可导通，电流方向为从NMOS 管Ql到电阻R3，再到R4，最后经过光耦Ul与稳压管D2，然后通过桥堆Dl回到总线。当光耦Ul发射极导通时，集电极拉到低，电平接收端Q2不导通，此时发送端输出信号为高。发送信号时，当发送端信号为高时，光耦U2发射极不导通，电压通过NMOS管Q1， 电阻R3、R4、R6、D3为电容C4充电，此时NMOS管Q3的栅极为低，Q3不导通。当发送端信号为低时，光耦U2发射极导通，U2集电极为可导通，电压依次经过NMOS管Ql电阻R3、R6、 二极管D3、三极管Q4，以及电阻R8、R9、R7，且前述的NMOS管Ql电阻R3、R6、二极管D3、三极管Q4，以及电阻R8、R9、R7组成一个箝位电压电路，使NMOS管栅极电压升至7V左右，使 NMOS管Q3导通，总线电压拉低至4V左右。而此时电容C4为光耦U2、三极管Q4提供一段时间供电。使总线电压拉低状况维持大于836us，此时总线波形良好。权利要求1.一种灯光控制数字接口电路，包括桥堆Dl与至少两个光耦单元，桥堆Dl接入总线， 分别通过两个光耦单元中的光耦输出或输入电平信号，其特征在于所述桥堆Dl的一脚通过NMOS管Q1、Q3分别接入两个光耦单元中的光耦Ul与U2，且光耦Ul接入电平接收端Q2， NMOS管Ql还与至少两个大值电阻R3、R4串接，NMOS管Q3也串接有多个偏置电阻，其多个偏置电阻与三极管Q4组成箝位电压电路；所述的光耦Ul回路通过稳压管D2接入桥堆Dl 的另一脚，光耦U2的回路也通过电容C4接入桥堆Dl中，且与光耦Ul接入桥堆Dl相同的一脚上；当总线的逻辑电压为高时，总线电压经过桥堆Dl，NMOS管Q1，电阻R3、R4、D2使光耦Ul发射端导通，电平接收端Q2基极为低，不导通，光耦Ul输出高电平信号；当发送端信号为高时，光耦U2发射极不导通，电压通过NMOS管Ql以及电阻R3、R4、R6 与二极管D3为电容C4充电；当发送端信号为低时，三极管Q4使NMOS管Q3导通，将总线电压拉低，而电容C4放电， 维持NMOS管Q3的栅极电压。2.根据权利要求1所述的灯光控制数字接口电路，其特征在于所述的NMOS管Ql通过二极管D3接入光耦U2至桥堆Dl的回路上。3.根据权利要求1所述的灯光控制数字接口电路，其特征在于所述的箝位电压电路中包含 R3、R6、R8、R9、R7，且它们的阻值分别为 150 Ω、680 Ω、IK Ω、18k Ω、15k Ω。全文摘要本专利技术公开了一种灯光控制数字接口电路，属一种灯光控制电路，包括桥堆D1与至少两个光耦单元，桥堆D1连接总线，分别通过两个光耦单元中的光耦输出或输入电平信号，所述本文档来自技高网...

【技术保护点】
１．一种灯光控制数字接口电路，包括桥堆Ｄ１与至少两个光耦单元，桥堆Ｄ１接入总线，分别通过两个光耦单元中的光耦输出或输入电平信号，其特征在于：所述桥堆Ｄ１的一脚通过ＮＭＯＳ管Ｑ１、Ｑ３分别接入两个光耦单元中的光耦Ｕ１与Ｕ２，且光耦Ｕ１接入电平接收端Ｑ２，ＮＭＯＳ管Ｑ１还与至少两个大值电阻Ｒ３、Ｒ４串接，ＮＭＯＳ管Ｑ３也串接有多个偏置电阻，其多个偏置电阻与三极管Ｑ４组成箝位电压电路；所述的光耦Ｕ１回路通过稳压管Ｄ２接入桥堆Ｄ１的另一脚，光耦Ｕ２的回路也通过电容Ｃ４接入桥堆Ｄ１中，且与光耦Ｕ１接入桥堆Ｄ１相同的一脚上；当总线的逻辑电压为高时，总线电压经过桥堆Ｄ１，ＮＭＯＳ管Ｑ１，电阻Ｒ３、Ｒ４、Ｄ２使光耦Ｕ１发射端导通，电平接收端Ｑ２基极为低，不导通，光耦Ｕ１输出高电平信号；当发送端信号为高时，光耦Ｕ２发射极不导通，电压通过ＮＭＯＳ管Ｑ１以及电阻Ｒ３、Ｒ４、Ｒ６与二极管Ｄ３为电容Ｃ４充电；当发送端信号为低时，三极管Ｑ４使ＮＭＯＳ管Ｑ３导通，将总线电压拉低，而电容Ｃ４放电，维持ＮＭＯＳ管Ｑ３的栅极电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘国祥，江向东，夏睿，王伟，王欣，
申请(专利权)人：四川九洲光电科技股份有限公司，
类型：发明
国别省市：51