一种具有容错功能的嵌入式卫星定时模块制造技术

本实用新型专利技术涉及一种具有容错功能的嵌入式卫星定时模块。该模块包括射频处理部分、数字信号处理部分和时延补偿部分，其中：FPGA和DSP芯片采用EMIF接口连接，实现数据交换。利用数控振荡器，结合多颗卫星和本地频率基准的时间，可以在有若干卫星故障下仍可输出正确时间，有效提高了接收机的容错性能，具有广泛的应用前景。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术介绍了一种具有容错功能的嵌入式卫星定时模块，该模块可接收卫星信号实现定时，可应用于广域分布式网络的同步，如电网、3G数字通信网，通过接收导航卫星信号，实现覆盖广泛区域的分布式网络的时间同步。
技术介绍
卫星定时由于具有覆盖范围广、定时精度高等优点获得广泛应用。卫星定时的时间基准来自卫星，由于卫星为长期运行的航天器，其运行需要地面监控站监控。卫星长时间运行时，会慢慢偏离轨道，因此需要定期调轨。卫星调轨期间，其运行轨迹不按预定动力学模型运行，其轨迹偏离较大。在定时应用中，需要知道精确的卫星位置便于计算卫星信号的传输时延，因此位置的偏离将会造成较大的定时误差。而位置的偏离是无法在卫星下行电文中进行预报，因此用户完全无法知道此时的卫星状态，无法知道此时输出的时间是否满足精度需求。如果输出时间偏离较大而又无法得知，就会给需要同步的系统带来危害，严重时会造成系统崩溃。如曾发生过GPS卫星故障导致采用GPS卫星定时的CDMA网络发生故障，造成一定范围内CDMA手机用户无法通话的情况。卫星定时装置一般有两种定时方式，一种为定位定时，适于动态用户，一般需要接收到4颗以上的卫星才能定位定时；另一种为固定点位置定时，也称位置保持模式，适于静态用户，接收到一颗卫星即可定时。在固定点位置定时模式下，如果接收到一颗故障卫星， 则就可能造成具有较大偏离的时间输出，危害到网络系统的安全。
技术实现思路
为解决上述问题，本专利技术提出了一种具有容错功能的嵌入式卫星定时模块，该模块包括射频处理部分、数字信号处理部分和时延补偿部分，其中FPGA和DSP芯片采用EMIF 接口连接，实现数据交换；射频模块的输出送给AD采样芯片，经AD采样芯片AD采样芯片转换为数字信号后送入FPGA ；配置芯片与FPGA相连，存储FPGA程序；非易失性存储器与FPGA 相连，存储DSP程序；上电启动时FPGA从非易失性存储器读取数据，通过EMIF接口为DSP 加载程序；本地振荡器的输出连接射频模块、FPGA和DSP ；线性电源模块将输入电源转换为 FPGA和DSP需要的各种电压。射频处理部分将射频信号下变频至中频，数字信号处理部分将中频信号AD采样后进行捕获跟踪得到捕获时标并解调出电文，时延补偿部分根据电文解算出传输延时，根据捕获时标对时延进行补偿，得到标准时间输出。本专利技术提出同时捕获多颗卫星信号，得到多星的标准时间输出。结合本地频率基准，对时间的正确性进行判别。本专利技术提出数控振荡器技术，使得时间的判别转变为数字的判别，易于在数字电路实现。该专利技术的优点在于利用数控振荡器，结合多颗卫星和本地频率基准的时间，可以在有若干卫星故障下仍可输出正确时间，有效提高了接收机的容错性能，具有广泛的应用前景。附图说明图1为巴克码搜索流程图。图2为输出时间选择图。图3为信号处理流程图。图4为定时装置结构图。具体实施方式卫星的导航电文包括星历、时间及卫星状态等信息。导航电文一般被扩频码调制， 再调制至射频频点，经卫星天线发射。按照卫星电文的编码格式，电文的帧标志指示本帧开始，由巴格码组成，巴克码最后一位‘1’后沿所对应的脉冲为该帧参考时标。导航电文的特定帧头被调制的时间为确定的时间，称为时标。定时装置通过捕获时标来获得确定时间。图1为时标的捕获过程。搜索巴克码的过程在FPGA中实现。首先， 在FPGA中定义一个多组的寄存器，译码校验之后的数据每进来一个就让寄存器移位，并与巴克码进行异或比较，判断如果寄存器中的值与巴克码完全相同或者相反，则拉高状态位， 其余情况将其拉低。通过判断状态位的高低情况，表达FPGA是否搜索到数据中的巴克码， 流程如图1所示。在FPGA中正常搜索到巴克码后，状态位的输出将呈现为一脉冲波形，上升沿与巴克码最后一位齐。利用该脉冲结合电文中计算出的分帧号，选取整秒处的分帧号为参考，可以从本地恢复出秒脉冲信号，即时标。在获取时标后，定时装置通过卫星导航电文，可以计算出信号传递总时延，对该卫星的时标进行补偿，可以得到该卫星的标准时间。按图1所示方法可以得到多颗卫星的标准时间。由于定时装置具有本地振荡器如晶振，本地振荡器可生成本地时间，产生秒计数。根据本地振荡器的精度确定下一秒置信区域。设本地振荡器的频率为f，振荡周期为t，频率的稳定度为a，则下一秒所在区域为如图2所示。利用置信区域对卫星时间的有效性进行判别。当卫星的标准时间落在该区域内，则该卫星时间有效，否则该卫星时间无效。在获得了多颗有效的卫星标准时间后，选择一致性较高的标准时间作为定时模块的输出。具体处理流程如图3所示1、多颗卫星信号捕获与跟踪；2、得到捕获时标并计算出时延；3、得到多颗卫星的标准时间，计算本地频率基准的置信区间；4、得到多个有效的卫星标准时间；5、选择最大一致性时标输出。定时装置的结构如图4所示，FPGA和DSP芯片采用EMIF接口连接，实现数据交换； 射频模块的输出送给AD采样芯片，转换为数字信号后送入FPGA ；配置芯片与FPGA相连，存储FPGA程序；非易失性存储器与FPGA相连，存储DSP程序；上电启动时FPGA从非易失性存储器读取数据，通过EMIF接口为DSP加载程序；本地振荡器的输出连接射频模块、FPGA和 DSP ；线性电源模块将输入电源转换为FPGA和DSP需要的各种电压。 FPGA和DSP的主要分工如下FPGA负责信号的捕获、跟踪，产生捕获时标，DSP则负责时延计算，并将计算出的时延送给FPGA ；FPGA恢复出多颗卫星的最终时间，并进行置信区域判别，并选择最高一致性时间输出。权利要求1. 一种具有容错功能的嵌入式卫星定时模块，包括射频处理部分、数字信号处理部分和时延补偿部分，其特征在于FPGA和DSP芯片采用EMIF接口连接，实现数据交换；射频模块的输出送给AD采样芯片，经AD采样芯片AD采样芯片转换为数字信号后送入FPGA ；配置芯片与FPGA相连；非易失性存储器与FPGA相连；上电启动时FPGA从非易失性存储器读取数据，通过EMIF接口为DSP加载程序；本地振荡器的输出连接射频模块、FPGA和DSP ；线性电源模块将输入电源转换为FPGA和DSP需要的各种电压。专利摘要本技术涉及一种具有容错功能的嵌入式卫星定时模块。该模块包括射频处理部分、数字信号处理部分和时延补偿部分，其中FPGA和DSP芯片采用EMIF接口连接，实现数据交换。利用数控振荡器，结合多颗卫星和本地频率基准的时间，可以在有若干卫星故障下仍可输出正确时间，有效提高了接收机的容错性能，具有广泛的应用前景。文档编号G04G7/02GK201945827SQ20102065250公开日2011年8月24日 申请日期2010年12月10日 优先权日2010年12月10日专利技术者不公告专利技术人 申请人:长沙天穹电子科技有限公司本文档来自技高网...

【技术保护点】
１．一种具有容错功能的嵌入式卫星定时模块，包括射频处理部分、数字信号处理部分和时延补偿部分，其特征在于ＦＰＧＡ和ＤＳＰ芯片采用ＥＭＩＦ接口连接，实现数据交换；射频模块的输出送给ＡＤ采样芯片，经ＡＤ采样芯片ＡＤ采样芯片转换为数字信号后送入ＦＰＧＡ；配置芯片与ＦＰＧＡ相连；非易失性存储器与ＦＰＧＡ相连；上电启动时ＦＰＧＡ从非易失性存储器读取数据，通过ＥＭＩＦ接口为ＤＳＰ加载程序；本地振荡器的输出连接射频模块、ＦＰＧＡ和ＤＳＰ；线性电源模块将输入电源转换为ＦＰＧＡ和ＤＳＰ需要的各种电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长沙天穹电子科技有限公司，
类型：实用新型
国别省市：43