指令取回装置、处理器和程序计数器加法控制方法制造方法及图纸

本发明专利技术公开了指令取回装置、处理器和程序计数器加法控制方法。该指令取回装置包括：程序计数器，被配置为管理程序中作为执行对象的指令的地址，在该程序中，属于多个指令序列的指令顺序地被放置；改变指示寄存器，被配置为指示对程序计数器上的递增值的改变；递增值寄存器，被配置为保存改变后的递增值；以及加法控制部件，被配置为使得如果改变指示寄存器指示了对程序计数器上的递增值的改变，则加法控制部件基于保存在递增值寄存器中的改变后的递增值来递增程序计数器，如果改变指示寄存器未指示对程序计数器上的递增值的改变，则加法控制部件每一指令字长度使所述程序计数器递增。

【技术实现步骤摘要】

本专利技术涉及指令取回(instruction fetch)装置。更具体地，本专利技术涉及用于预先取回包括分支指令(branch instruction)的指令序列的指令取回装置和处理器、与该装置和处理器一起使用的处理方法以及用于使计算机执行该处理方法的程序。
技术介绍
为了使流水线化CPU(中央处理单元；或处理器)的处理能力最大化，理想地，应当使流水线内的指令保持流动而不受任何阻碍。为了保持这样的理想状态，需要把将被处理的下一指令从保存它的存储器位置预先取回到CPU或指令缓存中。然而，如果程序包括分支指令，则在分支指令被执行之前，无法清楚地标识出该分支指令之后的将被执行的指令的地址。因此，指令取回被暂停；流水线中断(pipeline stall)发生；并且指令执行的吞吐量下降。因此，许多CPU具有用于通过执行预取回来抑制流水线中断而不管因分支引起的不确定性的布置。可通过简单硬件实现的典型预取回方案称为下一行预取回(参见日本专利 No. 4327237(图1))。这是一种用于按照指令被编程的顺序来预取回指令的技术。处理器从存储器取回指令的基本模式包括按照地址的升序顺序地访问存储器。本文档来自技高网...

【技术保护点】
１．一种指令取回装置，包括：程序计数器，被配置为管理程序中作为执行对象的指令的地址，在所述程序中，属于多个指令序列的指令顺序地被放置；改变指示寄存器，被配置为指示对所述程序计数器上的递增值的改变；递增值寄存器，被配置为保存改变后的递增值；以及加法控制部件，被配置为使得如果所述改变指示寄存器指示了对所述程序计数器上的所述递增值的改变，则所述加法控制部件基于保存在所述递增值寄存器中的所述改变后的递增值来递增所述程序计数器，如果所述改变指示寄存器未指示对所述程序计数器上的所述递增值的任何改变，则所述加法控制部件每一指令字长度使所述程序计数器递增。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：甲斐齐，坂口浩章，小林浩，目次胜彦，山本晴久，森田阳介，长谷川浩一，平尾太一，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP