【技术实现步骤摘要】
本专利技术属于模数转换
，具体涉及一种电容分压式多比特量化器。
技术介绍
量化器是模数转换器(ADC)的重要组成部分，它对模拟信号进行量化最终生成二进制编码，量化的结果对ADC的性能有很大的影响。目前主流的Delta-SigmaADC大多用一位量化器对信号进行量化，而其性能精度等等往往不能满足日益发展的电子产品的性能需求，因此低功耗、高精度的多比特量化Delta-Sigma ADC就应运而生，附图说明图1为其主要部件 Delta-Sigma调制器的结构原理图，调制器的前馈部分将所有信号累加并送到量化器进行处理。为了降低模拟电路设计的要求，调制器的前馈结构通常将信号幅值缩小到原来的一半，因此量化器不需要对满幅信号量化，只需对半幅信号进行量化即可。作为该类ADC中关键电路模块的多比特量化器通常采用电阻分压模式，但这种结构很难在超低功耗和微型化设计过程中达到最佳效果。量化器在工作中，无论采用均勻量化方式或是非均勻量化方式，其分压过程都是由电阻串来实现的，而电阻需要消耗较大的静态功耗。在低功耗设计中，它将成为主要的功耗部件。假设在工作电压1.5V的条件下， 调制器的总功耗要求小于10 μ W，则量化器的电阻总值必然会达到并超过兆欧姆级，大电阻值必然会带来芯片面积耗费增加的缺点。同时，传统量化器通常需要前置预放大器来降低比较器阈值失调和时钟馈通的影响，这样必定也会消耗较大的静态功耗。如图2所示，以FlashADC(快闪式模数转换器)中的传统三比特量化器为例，其电路结构包括八个包含前置预放大器的比较器和电阻总值为8R的电阻串。如图3所示，电路的一个工作周期包...
【技术保护点】
１．一种电容分压式多比特量化器，包括两组用于向动态比较器提供参考电压信号的电容分压电路和２ｎ个用于对参考电压信号和输入电压信号进行比较并产生输出电压信号的动态比较器，ｎ为比特数，且ｎ为大于１的自然数，其特征在于：所述的电容分压电路包括主电容分压单元、第一ＭＯＳ管、第二ＭＯＳ管、第一电容分压单元组和第二电容分压单元组，所述的主电容分压单元的输入端与所述的第一电容分压单元组的一端和所述的第一ＭＯＳ管的输出端相连，所述的第一ＭＯＳ管的输入端接外部设备提供的工作电压，所述的主电容分压单元的输出端与所述的第二电容分压单元组的一端和所述的第二ＭＯＳ管的输入端相连，所述的第二ＭＯＳ管的输出端接外部设备提供的工作电压，所述的主电容分压单元的参考端与所述的第一电容分压单元组的另端和所述的第二电容分压单元组的另端相连，所述的第一ＭＯＳ管和所述的第二ＭＯＳ管的控制端接收外部设备提供的分压信号；所述的主电容分压单元由第一电容单元、第二电容单元、第三电容单元和第四电容单元依次串联而成，所述的第一电容单元悬空的一端为所述的主电容分压单元的输入端，所述的第四电容单元悬空的一端为所述的主电容分压单元的输出端，所述的第...
【技术特征摘要】
1.一种电容分压式多比特量化器，包括两组用于向动态比较器提供参考电压信号的电容分压电路和2n个用于对参考电压信号和输入电压信号进行比较并产生输出电压信号的动态比较器，η为比特数，且η为大于1的自然数，其特征在于所述的电容分压电路包括主电容分压单元、第一 MOS管、第二 MOS管、第一电容分压单元组和第二电容分压单元组，所述的主电容分压单元的输入端与所述的第一电容分压单元组的一端和所述的第一 MOS管的输出端相连，所述的第一 MOS管的输入端接外部设备提供的工作电压，所述的主电容分压单元的输出端与所述的第二电容分压单元组的一端和所述的第二 MOS管的输入端相连，所述的第二 MOS管的输出端接外部设备提供的工作电压，所述的主电容分压单元的参考端与所述的第一电容分压单元组的另端和所述的第二电容分压单元组的另端相连，所述的第一 MOS管和所述的第二 MOS管的控制端接收外部设备提供的分压信号；所述的主电容分压单元由第一电容单元、第二电容单元、第三电容单元和第四电容单元依次串联而成，所述的第一电容单元悬空的一端为所述的主电容分压单元...
【专利技术属性】
技术研发人员：王旭霞，吴晓波，赵梦恋，徐建，范锐，孙静，
申请(专利权)人：浙江大学，
类型：发明
国别省市：86
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。