一种改进片外ESD保护电路射频性能的连接结构制造技术

本实用新型专利技术公开了一种改进片外ESD保护电路射频性能的连接结构，包括片外ESD保护电路和键合线，所述键合线包括第一键合线和第二键合线，所述第一键合线和第二键合线头尾相接串联在信号传输线中，将信号传输线分隔成第一传输线和第二传输线两段，所述片外ESD保护电路的输入端口连接在第一键合线和第二键合线的连接点上。本实用新型专利技术能够在不改变ESD保护电路本身寄生参数、不降低ESD保护电路抗静电能力的前提下，消除现有的ESD保护解决方案所导致的波陷问题，提高ESD保护电路箝位电压的稳定性，改善ESD保护电路对系统阻抗匹配的影响，拓展片外ESD保护电路的应用频率范围。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及用于射频领域的片外ESD保护电路。
技术介绍
静电荷在自然界中时刻都存在，当两个具有不同静电电位的物体互相靠近或者直接接触时，两个物体之间会发生静电荷的转移，形成电流，这个过程就是静电放电(ESD， Electro-Static discharge)过程。ESD持续时间很短，典型数量级从IOns到IOOns ；放电电流大，变化范围从1安培到几十安培。在集成电路(IC)的整个生命周期中，从制造、封装、 运输、装配甚至在完成的IC产品中，都时刻面临着静电放电的冲击，ESD是所有IC失效中最为普遍的因素，若不采取措施，ESD将对集成电路或者电子产品造成难以估量的损坏。减轻由于ESD引起的IC失效通常有两种方法一是在IC产品的制造、生产、运输、 测试、使用等任何作业过程中，确保正确的操作和接地，也就是说从源头上防止ESD事件的发生；另一种方法是在IC的电源端口、信号输入输出端口附近增加保护电路，当IC遭受 ESD冲击时，能够把ESD大电流旁路，使其不经过核心电路，并将电压钳位在较低的水平。由于ESD事件的产生多是人为因素ESD管理不规范、工作人员操作的不确定性或者用户使用的不确定性等，很难做到从源头上避免ESD所造成的破坏，因此在IC的电源端口、信号输入输出端口端附近增加有效的ESD保护电路尤为重要。保护电路的工作原理是当ESD事件来临时，ESD保护电路能够及时开启，泄放ESD 大电流，并且将电压钳位在较低的水平，从而避免核心电路受到大电流或者高电压的影响而失效；当核心电路正常工作时，ESD保护电路关闭，ESD保护电路的寄生参数在核心电路正常工作时保持透明，不影响核心电路的性能。因此需要从抗静电能力和ESD保护电路射频性能两个方面衡量ESD保护电路的性能优劣。ESD保护电路可以用一电容(Cesd)来等效， 一般为几PF，甚至只有零点几pF，当ESD保护电路应用于较低频率时，ESD保护电路关闭时相当于开路，不会对核心电路的性能产生影响。然而，当ESD保护电路应用于射频(RF)甚至更高频率时，其寄生参数已经明显影响到RF电路的性能，如果不考虑ESD保护电路导致的寄生效应，则会破坏RF电路的阻抗匹配，导致RFIC性能包括增益、反射系数、线性度、功率、以及噪声系数严重恶化。因此，在设计RF-ESD保护电路时，首先需要确保ESD保护电路具有良好的射频性能。现有的射频系统输入、输出端口 ESD保护的解决方案是在端口附近的50 Ω传输线上直接加载ESD保护电路，如附图说明图1所示。这种解决方案具有操作简单、易于实现的特点。 但是由于芯片本身寄生参数与封装键合线(bonding wire)的寄生电感串联连接在一起，等效为一串联谐振回路并联在信号传输通路上，串联谐振回路会在某一频率谐振，此时回路阻抗最小，一部分信号会直接通过ESD保护电路传输到地，致使信号产生波陷。如果射频系统的工作带宽包括ESD保护电路的谐振频率时，会严重影响电路的阻抗匹配，降低电路的输出功率、增益、效率等射频性能。此外，由于键合线串联在ESD保护电路支路上，当ESD电流通过ESD保护电路之路泄放到地时，键合线的寄生电感阻抗会导致ESD保护电路支路箝位电压不稳定。
技术实现思路
本技术目的是针对现有的应用于射频系统的片外ESD保护电路的不足，提出了一种利用键合线改进片外ESD保护电路射频性能的连接结构，能够在不改变ESD保护电路本身寄生参数、不降低ESD保护电路抗静电能力的前提下，消除现有的ESD保护解决方案所导致的波陷问题，提高ESD保护电路箝位电压的稳定性，改善ESD保护电路对系统阻抗匹配的影响，拓展片外ESD保护电路的应用频率范围。本技术的技术方案是一种改进片外ESD保护电路射频性能的连接结构，包括片外ESD保护电路和键合线，所述键合线包括第一键合线和第二键合线，所述第一键合线和第二键合线头尾相接串联在信号传输线中，将信号传输线分隔成第一传输线和第二传输线两段，所述片外ESD保护电路的输入端口连接在第一键合线和第二键合线的连接点上。进一步的，所述的一种改进片外ESD保护电路射频性能的连接结构，所述片外ESD 保护电路是二极管串结构的ESD保护电路，或达林顿结构的ESD保护电路，或是分布式ESD 保护电路。进一步的，所述的一种改进片外ESD保护电路射频性能的连接结构中，所述键合线是金属键合线。优选的，采用金键合线。本技术的优点是能够在不改变ESD保护电路本身寄生参数、不降低ESD保护电路抗静电能力的前提下，能够提高ESD保护电路的射频性能，消除了现有的ESD保护解决方案所导致的波陷问题；拓展了片外ESD保护电路的应用频率范围；能够提高ESD保护电路箝位电压的稳定性；能够使片外ESD保护电路在所需要的频点上从两个端口看进去都具有50 Ω的阻抗，与50 Ω射频系统完美匹配，并且在该频点附近的频带内与50 Ω射频系统也具有较好的阻抗匹配度。以下结合附图及实施例对本技术作进一步描述图1为现有技术的普通ESD保护电路的连接结构示意图；图2为本技术的片外ESD保护电路的连接结构示意图；图3为本技术的片外ESD保护电路的连接结构的等效电路原理图；图4为本技术的片外ESD保护电路的连接结构的阻抗匹配特性图；图5为采用本技术的片外ESD保护电路的连接结构下信号衰减特性与现有技术的ESD保护电路的连接结构下信号衰减特性对比图；图6为采用本技术的片外ESD保护电路的连接结构下信号反射损耗特性与现有技术的ESD保护电路的连接结构下信号反射损耗特性对比图。其中1片外ESD保护电路；2第一键合线；3第二键合线；4第一传输线；5第二传输线。具体实施方式实施例系统的任何一端口都需要ESD保护电路，以防止静电破坏，主要有电源端口、信号输入端口、信号输出端口。其中电源端口不涉及信号的传输，对ESD保护电路的要求较低，仅仅需要考虑ESD保护电路的抗静电能力。信号输入端口和信号输出端口为信号传输通路的起始端和末尾端，因此不仅要求片外ESD保护电路具有高的抗静电能力，还要求其具有良好的射频性能。如图2所示，以输入端口处ESD保护电路的工作过程作为实施例，射频系统默认为 50 Ω系统。片外ESD保护电路改进的连接结构为第一键合线2 (bonding wire)和第二键合线3头尾相连地串联在50 Ω的信号传输线中，片外ESD保护电路1的一端接地，输入端口(即片外ESD保护电路唯一的输入焊盘)连接在两根键合线的连接点上，使片外ESD保护电路并联在信号传输线和地之间，片外ESD保护电路1的输入端口通过第一键合线2和第一传输线4相连，通过第二键合线3和第二传输线5相连。由于该连接结构并没有改变片外 ESD保护电路本身的结构和特性，且键合线具有很高的耐压值和电流承载能力，所以本片外 ESD保护电路的连接结构并不会降低ESD保护电路的抗静电能力。本片外ESD保护电路改进的连接结构的等效电路原理图如图3所示。其中LbS 键合线的寄生电感、Cesd为片外ESD保护电路的寄生电容。本连接将键合线所产生的寄生电感转移至信号的传输通路上，消除了片外ESD保护电路支路上的寄生电感，因此消除了现有ESD保护解决方案所导致的波陷。由于所述的连接结构消除了 ES本文档来自技高网...

【技术保护点】
１．一种改进片外ＥＳＤ保护电路射频性能的连接结构，包括片外ＥＳＤ保护电路（１）和键合线，其特征在于：所述键合线包括第一键合线（２）和第二键合线（３），所述第一键合线（２）和第二键合线（３）头尾相接串联在信号传输线中，将信号传输线分隔成第一传输线（４）和第二传输线（５）两段，所述片外ＥＳＤ保护电路（１）的输入端口连接在第一键合线（２）和第二键合线（３）的连接点上。

【技术特征摘要】

【专利技术属性】
技术研发人员：高怀，杨涛，张晓东，王钟，王寅生，
申请(专利权)人：苏州英诺迅科技有限公司，
类型：实用新型
国别省市：32