用于电压内插ＤＡＣ的粗数模转换器架构制造技术

本实用新型专利技术提供了用于电压内插ＤＡＣ的粗数模转换器架构。对于该粗电阻串ＤＡＣ，电阻串被按列与行的阵列布置，每个电阻器分接头被连接到开关网络，并且解码器被使用以选择应被闭合的开关，从而使分ＤＡＣ电压来自连接到被选择的开关的电阻器分接头。来自每行的电压被输入多路复用器，其中多路复用器产生输出电压。ＤＡＣ电路设计通过将所述的输出电压输入电压内插放大器而扩展了它们的分辨率。公开的方法和装置用于实施格雷编码以设计用于电压内插的粗ＤＡＣ架构，使得电路所需要的开关的数量显著地降低，从而在不增加设计复杂度的情况下减少需要的表面积，并且改善毛刺性能。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术概括地涉及数模转换电路，并且更加具体地，涉及用于电压内插的粗 数模转换器架构的方法和装置。
技术介绍
粗数模转换器(DAC)架构常用于需要单调性的混合模式系统中，其中DAC充当用 以将数字编码转换为模拟信号的接口。对于高分辨率电阻串DAC，电阻串通常被放置于几行 中，其中，各行中的电阻器彼此对齐以形成列。在这种设计中，每个电阻器通过电阻器分接 头被连接到开关网络，并且二进制到一元码解码器被使用以选择应当被闭合的开关，从而 使来自电阻器分接头的分DAC电压连接到被选择的开关。来自每一行的输出电压随后被馈 送进多路复用器，其中多路复用器产生粗DAC输出电压。常规的粗DAC设计尝试通过将多 路复用器输出电压馈送进电压内插放大器而扩展差分电阻串DAC的分辨率。一种这样的电阻串DAC设计包括M-位粗DAC结合N-位内插放大器以实现M+N位 的总分辨率，其中粗DAC被使用以生成具有2n*\sb的电压差的两个DAC电压，该2n*\sb的 电压差即在粗DAC电路中的电阻串中的一个电阻器上的电压差。这种设计包括包含有2"个 电阻器的电阻串，伴随以两组开关连接到每个电阻器分接头。据此，开关的数量等于电阻器 的数量的两倍。对于输入数据K，第K分接头被连接到低输出电压VOL而第K+1分接头被连 接到高输出电压V0H。由于开关的庞大数量，这种设计需要大量的电路基板面并且在改变数 据时产生很大的毛刺。
技术实现思路
本公开内容提供了一种方法和装置，其用于在具有电压内插的高分辨率的粗DAC 的差分电阻串DAC架构中实施格雷编码，从而使得在粗DAC电路中连接到电阻器分接头的 开关显著地减少。通过减少连接到电阻器分接头的开关的数量，在不会显著增加电路的复 杂度的情况下，所需的电路基板面显著减少并且毛刺性能得到改善。在本技术的一个方面，提供一种用于电压内插DAC的粗数模转换器架构，其 特征在于包括以列与行的阵列布置于第一参考电压节点与第二参考电压节点之间的电阻串，在 所述的串中的每个电阻器具有一个电阻器分接头；耦合到每个电阻器分接头的开关，在每行中的偶数的开关可操作以将此行中的电 阻器分接头耦合到多条第一电压线中的一条，而在每行中的奇数的开关可操作以将此行中 的电阻器分接头耦合到多条第二电压线中的一条；转换器，可操作以接收输入数据的第一部分，并且将输入数据的所述第一部分转 换为格雷编码数据；以及第一解码器，可操作以接收所述格雷编码数据并生成第一控制信号，所述第一控 制信号可操作以激活两个相邻的开关列以在每行的第一和第二电压线上输出电压。 在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，在一行的第一电 压线上输出的电压与在所述行的第二电压线上输出的电压之间的差异等于，布置于所述行 的激活的开关之间的一个电阻器上的电压差。 在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，耦合两个电阻器 行的电阻器分接头包括一对开关与之耦合，所述开关对可操作以将耦合两个电阻器行的电 阻器分接头耦合到所述多条第二电压线中的两条。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，所述第一解码器 为二进制到一元码解码器。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，进一步包括第二 解码器，其可操作以接收所述输入数据的第二部分并生成第二控制信号。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，所述输入数据的 所述第一和第二部分共享至少两个位。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，所述第二解码器 为二进制到一元码解码器。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，进一步包括第一 多路复用器，其耦合到所述多条第一电压线和所述多条第二电压线，并且可以响应于所述 第二控制信号进行操作来选择所述多条第一电压线中的一条或者所述多条第二电压线中 的一条，并且输出来自被选择的电压线的电压。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，进一步包括第二 多路复用器，其耦合到所述多条第一电压线和所述多条第二电压线，并且可以响应于所述 第二控制信号进行操作来选择所述多条第一电压线中的一条或者所述多条第二电压线中 的一条，并且输出来自被选择的电压线的电压。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，由所述第二多路 复用器选择的电压线来自与由所述第一多路复用器选择的电压线相同的行。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，所述多条第一电 压线和所述多条第二电压线以相继的顺序耦合到所述第一多路复用器，所述相继的顺序以 所述多条第一电压线中的一条开始并与所述多条第二电压线交替；并且所述多条第一电压线和所述多条第二电压线以相继的顺序耦合到所述第二多路 复用器，所述相继的顺序以所述多条第二电压线中的一条开始并与所述多条第一电压线交 替。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，所述装置进一步 包括电压内插放大器，其可操作以接收所述输入数据的第三部分、输出自第一多路复用器 的电压、以及输出自第二多路复用器的电压，并且产生最终输出电压。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，由所述第一多路 复用器输出的电压大于由所述第二多路复用器输出的电压。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，由所述第一多路 复用器输出的电压比由所述第二多路复用器输出的电压高出一个分接头。在本技术的另一个方面，提供一种用于电压内插DAC的粗数模转换器架构， 其特征在于包括差分电阻串粗数模转换器装置，其具有以列与行的阵列布置于第一参考电压节点 与第二参考电压节点之间的电阻串，在所述串中的每个电阻器具有一个电阻器分接头；耦合到每个电阻器分接头的开关，在每行中的偶数的开关可操作以将此行中的电 阻器分接头耦合到多条第一电压线中的一条，而在每行中的奇数的开关可操作以将此行中 的电阻器分接头耦合到多条第二电压线中的一条；转换器，可操作以接收输入数据的第一部分，并且将输入数据的所述第一部分转 换为格雷编码数据；第一解码器，可操作以接收所述格雷编码数据并生成第一控制信号，所述第一控 制信号可操作以激活两个相邻的开关列以在每行的第一和第二电压线上输出电压；第二解码器，可操作以接收所述输入数据的第二部分并生成第二控制信号；以及第一多路复用器，耦合到所述多条第一电压线和所述多条第二电压线，并且可以 响应于所述第二控制信号进行操作来选择所述多条第一电压线中的一条或者所述多条第 二电压线中的一条，并且输出来自被选择的电压线的电压。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，在一行的第一 电压线上输出的电压与在所述行的第二电压线上输出的电压之间的差异等于，布置于所述 行的激活的开关之间的一个电阻器上的电压差。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，耦合两个电阻器 行的电阻器分接头包括一对开关与之耦合，所述开关对可操作以将耦合两个电阻器行的电 阻器分接头耦合到所述多条第二电压线中的一条以上的第二电压线。在上述用于电压内插DAC的粗数模转换器架构的一个实施例中，所述第一解码器 和第二解码器为二进制到一元码解码器。在上述用于电压本文档来自技高网...

【技术保护点】
一种用于电压内插ＤＡＣ的粗数模转换器架构，其特征在于：包括　　以列与行的阵列布置于第一参考电压节点与第二参考电压节点之间的电阻串，在所述的串中的每个电阻器具有一个电阻器分接头；　　耦合到每个电阻器分接头的开关，在每行中的偶数的开关可操作以将此行中的电阻器分接头耦合到多条第一电压线中的一条，而在每行中的奇数的开关可操作以将此行中的电阻器分接头耦合到多条第二电压线中的一条；　　转换器，可操作以接收输入数据的第一部分，并且将输入数据的所述第一部分转换为格雷编码数据；以及　　第一解码器，可操作以接收所述格雷编码数据并生成第一控制信号，所述第一控制信号可操作以激活两个相邻的开关列以在每行的第一和第二电压线上输出电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵建华，王维，
申请(专利权)人：意法半导体研发上海有限公司，
类型：实用新型
国别省市：31[]