一种基于ＤＳＰ的数据接收电路制造技术

本实用新型专利技术公开了一种基于ＤＳＰ开发的多路ＡＲＩＮＣ４２９数据接收电路，包括ＤＳＰ电路、ＡＲＩＮＣ４２９总线收发器芯片电路、还包括由ＣＰＬＤ芯片编程实现的寄存器电路，ＡＲＩＮＣ４２９总线收发器芯片的控制脚输出端分别与ＤＳＰ芯片和ＣＰＬＤ芯片连接，１６位数据总线与ＤＳＰ数据总线连接，通过ＤＳＰ电路控制ＡＲＩＮＣ４２９总线收发器芯片电路和由ＣＰＬＤ芯片编程实现的寄存器电路实现并行数据接收，并且通过在ＤＳＰ芯片中的软件编程顺利解析接收到的数据选择有需要的数据进行高速处理的ＡＲＩＮＣ４２９数据接收电路。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种ARINC429数据接收电路，特别是一种基于DSP开发的多路 ARINC429数据接收电路。
技术介绍
目前，公知的基于DSP和FPGA的ARINC429数据接收电路由DSP电路、FPGA电路 和ARINC429总线收发器芯片电路构成，只能通过串口方式进行数据接收，不能适应很多需 要高速稳定处理ARINC429数据的系统，而且电路复杂，需要多个控制信号，占用大量资源， 实现极不方便，多路接收ARINC429数据容易出现数据丢失和误码。
技术实现思路
本技术目的旨在克服现有技术中的不足，提供一种不仅能应用DSP芯片的数 据总线直接接收ARINC429总线收发器芯片电路发出的数据，而且为了避免数据丢失和误 码，采用不同路数的ARINC429数据分别连接不同的DSP芯片外部中断，并且利用CPLD (复 杂可编程逻辑器件)编程实现的寄存器电路控制时序关系，通过DSP数据总线准确地连续读 取ARINC429数据。本技术以接收2路ARINC429数据为例。本技术解决问题所采用的技术方案是一种基于DSP开发的多路ARINC429数 据接收电路，包括DSP电路(1)、ARINC429总线收发器芯片电路(2)、还包括由CPLD芯片编 程实现的寄存器电路(3);通过DSP电路(1)控制ARINC429总线收发器芯片电路(2 )和由CPLD芯片编程实现 的寄存器电路(3)。首先由寄存器电路(3)配合DSP电路(1)通过数据总线将配置信号传递 给ARINC429总线收发器芯片电路(2)，配置完成的ARINC429总线收发器芯片开始通过串行 接口接收ARINC429数据，数据接收完成后接收数据使能端置“0”，DSP电路(1)外部中断感 应到相应通道的ARINC429数据接收完成，自动通过地址线AO在数据总线上进行读取，由于 ARINC429总线收发器芯片的数据总线为16位，而我们读取的ARINC429数据格式是32位， 因此通过地址线的变化分两次读取，第一次读取的数据是数据的识别信息如数据标号等和 低3位的DATA数据，第二次读取高位的DATA数据，通过在DSP芯片中的软件编程，可顺利 解析接收到的数据信号，并可通过数据标号提取我们需要处理的数据，对于不需要的数据 可在识别数据标号后直接舍去，既节省了芯片资源，又加快了数据处理速度。本电路中采用 的各种电路都是非常简洁的总线读取模式，通过由CPLD芯片编程实现的寄存器电路(3)控 制时序关系，避免出现数据的丢失或误码，并通过DSP芯片连接ARINC429总线收发器芯片 的复位信号，以便在数据溢出的情况下使ARINC429总线收发器芯片的接收器复位，保证数 据继续正常传输。与现有技术相比，本技术的有益效果是可以将多路ARINC429数据通过DSP 芯片数据总线实时读取出来，数据正确无丢失或误码，实现对数据的高速处理。而且电路十 分简洁，使用较少的控制信号实现功能，避免了读取数据时的时序容易混乱，还可节省大量资源，布局合理，操作方便，成本低、体积小。附图说明图1本技术的电路结构框图；图2本技术具体实施例的DSP电路原理图；图3本技术具体实施例的DSPARINC429总线收发器芯片电路原理图；图4本技术具体实施例的CPLD芯片编程实现的寄存器电路原理图。具体实施方式以下结合附图和实施例对本技术做进一步的描述。在图1中，各功能框图和箭头的连接方向代表了本技术的基本电路原理和信 号控制关系，基于DSP的ARINC429数据接收电路，包括DSP电路1、ARINC429总线收发器芯 片电路2、还包括由CPLD芯片编程实现的寄存器电路3 ；以下结合附图2—图4对本技术进一步说明。所述DSP电路1的16位数据总线D0-D15与ARINC429总线收发器芯片电路2的 发送缓存FIFO的16位数据总线D0-D15连接；所述ARINC429总线收发器芯片电路2的读写状态控制脚WR#和RD#输入端分别 与DSP电路1和寄存器电路3的输出端WR#、RD#连接；所述DSP电路1控制由CPLD芯片编程实现的寄存器电路3，ARINC429数据通过所 述ARINC429总线收发器芯片电路2的发送缓存FIFO的16位数据总线传递给DSP芯片。所述ARINC429总线收发器芯片电路2的2路接收通道RX1RDY、RX2RDY使能输出 端分别与DSP电路1的2个外部中断RX1RDY、RX2RDY连接；所述DSP电路1的地址线AO输出端与ARINC429总线收发器芯片电路2字选择控 制脚输入端AO连接；所述由CPLD芯片编程实现的寄存器电路3的输出端WR429CW与ARINC429总线收 发器芯片电路2的配置信号控制脚WR429CW连接由CPLD芯片编程实现的寄存器电路3的 输出端RD429A、RD429B与ARINC429总线收发器芯片电路2的429通道选择信号RD429A > RD429B 连接。本技术的内容实施例是所述的DSP电路采用的芯片是TMS320F2812。本技术的内容实施例是所述的CPLD芯片采用XC95144。本技术的内容实施例是所述的ARINC429总线收发器芯片电路采用的芯片 是 DEI1016。权利要求一种基于DSP的数据接收电路，包括DSP电路(1)，ARINC429总线收发器芯片电路(2)，其特征是还包括CPLD芯片编程实现的寄存器电路(3)。2.根据权利要求1所述的一种基于DSP的数据接收电路，其特征是所述DSP电路(1) 的D0-D15与所述ARINC429总线收发器芯片电路(2)的D0-D15连接，所述ARINC429总线 收发器芯片电路(2)的RX1RDY、RX2RDY端分别与所述DSP电路(1) RX1RDY、RX2RDY端对应 连接，所述DSP电路(1)的AO端与所述ARINC429总线收发器芯片电路(2 )A0端连接；所述 CPLD芯片编程实现的寄存器电路(3)的WR429CW端与所述ARINC429总线收发器芯片电路 (2)的WR429CW脚连接，所述CPLD芯片编程实现的寄存器电路(3)的RD429A端、RD429B 端与所述ARINC429总线收发器芯片电路(2)的RD429A端、RD429B端对应连接。3.根据权利要求1或2所述的一种基于DSP的数据接收电路，其特征是所述的DSP电 路(1)采用的芯片是TMS320F2812。4.根据权利要求1或2所述的一种基于DSP的数据接收电路，其特征是所述CPLD芯 片编程实现的寄存器电路(3)采用的芯片是XC95144。5.根据权利要求1或2所述的一种基于DSP的数据接收电路，其特征是所述的 ARINC429总线收发器芯片电路(2)采用的芯片是DEI1016。专利摘要本技术公开了一种基于DSP开发的多路ARINC429数据接收电路，包括DSP电路、ARINC429总线收发器芯片电路、还包括由CPLD芯片编程实现的寄存器电路，ARINC429总线收发器芯片的控制脚输出端分别与DSP芯片和CPLD芯片连接，16位数据总线与DSP数据总线连接，通过DSP电路控制ARINC429总线收发器芯片电路和由CPLD芯片编程实现的寄存器电路实现并行数据接本文档来自技高网...

【技术保护点】
一种基于ＤＳＰ的数据接收电路，包括ＤＳＰ电路（１），ＡＲＩＮＣ４２９总线收发器芯片电路（２），其特征是：还包括ＣＰＬＤ芯片编程实现的寄存器电路（３）。

【技术特征摘要】

【专利技术属性】
技术研发人员：宋博，熊莉琪，徐东，康林双，乐李菊，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：实用新型
国别省市：51[中国|四川]