本发明专利技术涉及显示面板驱动电路和显示装置。其中，显示面板驱动电路，是包含前级电路和后级电路的电路块g在行方向上多个排列、在属于同一电路块的前级电路和后级电路之间进行信号传输的显示面板驱动电路，各电路块中前级电路和后级电路在列方向上排列，同时对每2个电路块设置块间公用布线Q，上述2个电路块中的一个(g1)的上述信号传输和上述2个电路块中的另一个(g2)的上述信号传输，是利用块间公用布线Q1在不同时刻进行。从而，能够不需要外部存储器或运算电路，缩小显示面板驱动电路(驱动器)的电路面积。
【技术实现步骤摘要】
本专利技术涉及设置于显示装置中的源极驱动器(尤其是数字驱动器)。
技术介绍
专利文献1报道了用于显示装置的数字驱动器的一个结构例。该结构示于图17 中。图17所述的数字驱动器，是对显示面板的每个数据信号线(Si……)设置具备多个第 一 (1st)锁存电路LATl和多个第二(2nd)锁存电路LAT2的电路块。在该结构中，各电路块利用来自移位寄存器DEF的脉冲(1st锁存脉冲)，从DO D2取得应提供给对应的1个数据信号线的3比特数据，利用来自LP线的脉冲Ond锁存脉 冲)，将上述3比特数据进行DA变换，向各数据信号线(Si、S2……)作为模拟信号电位输 出ο另外，专利文献1中报道了数字驱动器的其他结构例。该结构示于图18。图18所 述的数字驱动器，是对显示面板的每4个数据信号线(Si S4、S5 S8……)设置具备多 个第一(1st)锁存电路LATl和多个第二(2nd)锁存电路LAT2的电路块。该结构将1个水平期间(第1 第4期间)分成4份，4个数据信号线公用1个电 路块。亦即，在第1期间，各电路块利用来自移位寄存器DEF的脉冲(1st锁存脉冲)，从 DO D2取得应提供给对应的数据信号线(S1、S5……)的3比特数据，利用来自LPa · LPb 线的脉冲Ond锁存脉冲)，将上述3比特数据进行DA变换，向各数据信号线(Si、S5……) 作为模拟信号电位输出。接着在第2期间，各电路块利用来自移位寄存器DEF的脉冲(1st 锁存脉冲)，从DO D2取得应提供给对应的数据信号线(S2、S6……)的3比特数据，利用 来自LPa化此线的脉冲Ond锁存脉冲)，将上述3比特数据进行DA变换，向各数据信号线 (S2、S6……)作为模拟信号电位输出。如此进行，直到第4期间。专利文献1 日本国公开专利公报《特开2003-58133号公报(公开日2003年2 月观日)》
技术实现思路
但是，图17所述的结构中，由于必须具备与数据信号线数(电路块数)X数据比 特数相等数量的1st锁存电路(LATl)、和与1st锁存电路相同数量的2nd锁存电路(LAT2)， 因此存在连接1st锁存电路和2nd锁存电路的布线也会增多、驱动器大型化的问题。尤其 是在单片电路上形成驱动器和显示面板时，因为布线难以实现多层化，布线数的增加会对 驱动器尺寸产生很大的影响。图19表示该数字驱动器的电路布置的一个例子。如该图中 所示，如果输入信号为R · G · B各6比特，则在电路块之间必须配置18个连接1st锁存电路和2nd锁存电路的布线，因此驱动器的横向宽度变大。另外，如果为使该横向宽度变小， 而使得1st锁存电路的长边方向与纵向一致(纵向排列1st锁存电路)，纵向长度就会变长。另外，图18所述的结构中，能够减少电路块数，但另一方面还存在以下问题，亦 即，为了将ι个水平期间分成4份，必须进行数据的重新排列，为此必须备有数据重新排列 用的外部存储器和运算电路。本专利技术是鉴于上述问题所做的，其目的在于，不需要外部存储器和运算电路而实 现驱动器(显示面板驱动电路)的小型化。本专利技术的显示面板驱动电路，具有多个在行方向上排列的电路块，其中，在每一个 电路块中具有前级电路和后级电路，前级电路输出的信号被传输到后级电路，该显示面板 驱动电路的特征在于，在各电路块中前级电路和后级电路在列方向上排列，在互相相邻的 两个电路块之间，设置与这两个电路块可分别连接的块间公用布线，这两个电路块各自的 上述信号，通过上述块间公用布线分时传输。换言之，是包含前级电路和后级电路的电路块 在行方向上多个排列、在属于同一电路块的前级电路和后级电路之间进行信号传输的显示 面板驱动电路，其特征在于，在各电路块中前级电路和后级电路在列方向上排列，同时对每 2个电路块设置块间公用布线，上述2个电路块中的一个的上述信号传输、与上述2个电路 块中的另一个的上述信号传输，是利用上述块间公用布线在不同时刻进行的。还有，所谓行 方向是行的延伸方向(横向)，所谓列方向是列的延伸方向(纵向)。这样，因为相邻2个电路块分时进行信号传输，公用用于该传输的布线，所以能够 减少显示面板驱动电路内的布线数。由此，能够实现显示面板驱动电路的小型化。本显示面板驱动电路中，也能够是上述前级电路具有在列方向上排列的多个前级 锁存电路，上述后级电路具有与各前级锁存电路对应的后级锁存电路，上述块间公用布线 具有沿列方向延伸的多个传输布线，分别属于上述2个电路块的、在行方向上相邻的2个前 级锁存电路(属于上述2个电路块中的一个的前级锁存电路、和与之在行方向上相邻的属 于这2个电路块中的另一个的前级锁存电路)，通过同一传输布线分时传输信号。从而，对 数字驱动器形成合适的结构。本显示面板驱动电路也能够采用以下结构，亦即，在上述2个前级锁存电路之间， 配置沿行方向延伸的输出布线，该输出布线与上述同一传输布线连接，该传输布线与上述2 个前级锁存电路各自的输出能够通过输出布线连接。从而，能够简化相邻2个电路块之间 的连接关系(行方向的布线)。本显示面板驱动电路也能够采用以下结构，亦即，在上述2个电路块之间，配置沿 列方向延伸的多个数据布线，上述2个前级锁存电路各自的输入通过沿行方向延伸的输入 布线互相连接，同时该输入布线与任意1个数据号布线连接。从而，能够简化相邻2个电路 块间的连接关系(行方向的布线)。本显示面板驱动电路能够采用以下结构，亦即，上述数据布线的数量与上述传输 布线的数量相等，在各数据布线的延长线上设置1个传输布线。从而，能够缩小电路的行方 向的宽度。本显示面板驱动电路中，为了减少电路块间的布线数，能够使上述前级锁存电路 的行方向的宽度大于其列方向的宽度。从而，能够缩小电路的行方向的宽度。本显示面板驱动电路能够采用以下结构，亦即，沿行方向延伸的高电位侧电源线 和沿行方向延伸的低电位侧电源线交替配置，各前级锁存电路在相邻的高电位侧电源线和 低电位侧电源线之间配置。这种情况下，各电路块中在列方向上相邻的2个前级锁存电路 各自的结构也能够采用以下结构，亦即，以沿行方向的线为轴互相为线对称，在相邻的2个 前级锁存电路间公用1个高电位侧电源线，同时在相邻的2个前级锁存电路间公用1个低 电位侧电源线。从而，能够减少电源线的数量，能够缩小电路的列方向的宽度。上述显示面板驱动电路能够采用以下结构，亦即，显示面板的对每一像素写入的 视频数据从前级电路传输给后级电路，传输布线的数量与对每一像素写入的视频数据的总 比特数相等。一种显示面板驱动电路，具有多个在行方向上排列的电路块，其中，在每一个电路 块中具有多个前级信号电路和多个后级信号电路，所述多个后级信号电路分别对应于所述 多个前级信号电路，前级信号电路输出的信号被传输到所对应的后级信号电路，该显示面 板驱动电路的特征在于，各电路块内前级信号电路在列方向上排列，对各电路块设置能够 与其所属的所有前级信号电路连接的块内公用布线，来自各前级信号电路的上述信号通过 上述块内公用布线分时传输。这样，因为分时进行电路块内的信号传输，公用用于该传输的布线，因此能够减少 显示面板驱动电路内的布线数量。从而，能够实现显示面板驱动电路的小型化。上述显示面板驱动电路能够采用以下结构，亦即，前级信号电路具有在本文档来自技高网...
【技术保护点】
１．一种显示面板驱动电路，具有多个在行方向上排列的电路块，其中，在每一个电路块中具有多个前级信号电路和多个后级信号电路，所述多个后级信号电路分别对应于所述多个前级信号电路，前级信号电路输出的信号被传输到所对应的后级信号电路，该显示面板驱动电路的特征在于，在各电路块内前级信号电路沿列方向排列，在每一个电路块中设置有可连接其所有前级信号电路的块内公用布线，来自各前级信号电路的信号通过所述块内公用布线分时地进行传输。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：酒井保，清水新策，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。