一种数据流加密的方法技术

一种数据流加密的方法，该方法利用一颗芯片内的硬件模块完成数据的加密和高速传输的功能，安全度更高，传输速度更快。可由FPGA实现，也可以通过设计专用集成电路实现。该方法摒弃了传统的数据进出均由CPU搬运方式，而是采用芯片中的硬件模块实现，加密、传输的过程，每一个步骤均由专门的硬件模块负责。专用算法模块完成对数据流的快速加密，高速的传输接口完成数据的传输，使大批量数据能真正地、安全地流动起来。加密的同时在高速传输，从而实现了对数据流的实时加密传输，满足安全移动存储、安全通讯等领域对速度和安全性的需求。

Method for encrypting data stream

A method of data stream encryption, which uses the hardware module of a chip to perform data encryption and high-speed transmission, with higher security and faster transmission speed. It can be implemented either by FPGA or by designing a dedicated integrated circuit. This method abandons the traditional data passing in and out by CPU transport mode, but uses the hardware module in the chip to realize the process of encryption and transmission. Each step is responsible for the special hardware module. The special algorithm module completes the fast encryption of data stream, the high-speed transmission interface completes the data transmission, and the large amount of data can flow truly and safely. Encrypted at the same time in high-speed transmission, so as to achieve real-time encryption of data stream transmission, to meet the security, mobile storage, secure communications and other fields of speed and security requirements.

【技术实现步骤摘要】

【技术保护点】
１．一种数据流加密的方法，其特征在于，采用高速的通讯接口、高速的加解密模块、接收模块、发送模块和内存或存储器配合，对同一流动方向接收和发送的数据流进行分离处理，完成数据流的打包接收、加密或解密和发送，高速接口采用双端口的方式，具体步骤如下：每个功能模块分别对应一个内存，在第ｎ个周期接收到的数据包存放在内存内；在第ｎ＋１个周期，将内存切换对应到加密或解密模块，对明文或密文数据加密或解密；在第ｎ＋２个周期，再将内存切换对应到发送模块，并将内存中的明文或密文发送出去，完成同一个数据包的处理过程；为实现流水线工作方式，在同一个周期内，同时处理３个数据包，在第ｎ个周期接收数据到内存１，加密或解密内存２中的数据，并同时将内存３中的数据发送出去；在第ｎ＋１个周期中，内存１切换到加密或解密模块，内存２切换到发送模块，而内存３切换到接收模块，这３个功能模块再分别对相应的数据进行处理，以保证平均一个处理周期处理一个数据包，实现的流水线工作方式；采用先进先出ＦＩＦＯ存储器的处理步骤如下：数据接收模块在收到数据后立刻将数据发送到第一ＦＩＦＯ存储器中，只要第一ＦＩＦＯ存储器不满，就继续接收新的数据，加密模块从第一ＦＩＦＯ存储器中取出数据进行加密，只要第一ＦＩＦＯ存储器不空并且第二ＦＩＦＯ存储器不满，就可继续加密新的数据，数据发送模块从第二ＦＩＦＯ存储器中取出数据发送出去，只要第二ＦＩＦＯ存储器中的数据不空，就继续发送数据。...

【技术特征摘要】

【专利技术属性】
技术研发人员：万海山，孙强，朱启超，李栋，苗功勋，欧钰鹏，
申请(专利权)人：山东中孚信息产业股份有限公司，
类型：发明
国别省市：88