本发明专利技术公开了一种数据流的解码方法及装置，其中，该方法包括：接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，第一编码方式需要采用串行解码方式进行解码；采用多个解码器分别对多路压缩数据流进行并行解码，得到多路解码后的数据流；将多路解码后的数据流进行缓存；对缓存后的多路解码后的数据流采用轮询的方式进行后续解码处理。通过本发明专利技术解决了相关技术中在JPEG解码过程中只能一个一个串行解码导致解码速度较低的问题，进而达到了简化电路结构，节省FPGA资源，提高解码速度的效果。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种数据流的解码方法及装置，其中，该方法包括：接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，第一编码方式需要采用串行解码方式进行解码；采用多个解码器分别对多路压缩数据流进行并行解码，得到多路解码后的数据流；将多路解码后的数据流进行缓存；对缓存后的多路解码后的数据流采用轮询的方式进行后续解码处理。通过本专利技术解决了相关技术中在JPEG解码过程中只能一个一个串行解码导致解码速度较低的问题，进而达到了简化电路结构，节省FPGA资源，提高解码速度的效果。【专利说明】数据流的解码方法及装置
本专利技术涉及通信领域，具体而言，涉及一种数据流的解码方法及装置。
技术介绍
本专利技术涉及一种基于现场可编程门阵列(Field Programable Gate Array，简称为FPGA)的高速JPEG图像解码装置，尤其涉及图像数字处理领域的编解码技术。随着计算机和通信和多媒体技术的飞速发展，人们对图像数据的存储和传输的要求越来越高。这就要求在保证图像质量的前提下用较小的空间存储图像和用较低的码率传输图像，而这需要用图像压缩编码和解码技术来实现。联合图像专家小组(JointPhotographic Experts Group，简称为JPEG)标准具备图像质量好、编码效率高、计算复杂度适中因此得到广泛运用。FPGA是一种大规模可编程逻辑器件，用FPGA实现数字信号和图像处理可以很好地解决并行性和速度问题，其灵活的可配置特性使得FPGA构成的系统易于修改、测试和升级，因此在实时图像处理、无线电通讯和卫星导航中都得到广泛应用。JPEG的解码是编码的逆过程，JPEG解码过程的流程如附图1所示，其中的哈夫曼huffman解码环节因为huffman编码的特点决定其解码过程只能一个一个串行解码，在解出上一个码之前无法解下一个码，所以此环节成为影响整个算法速度的关键环节所在，如不解决则无法充分利用FPGA的并行处理能力进行算法加速。针对相关技术中，在JPEG解码过程中只能一个一个串行解码导致解码速度较低的问题，还未提出有效的解决方案。
技术实现思路
本专利技术提供了一种数据流的解码方法及装置，以至少解决相关技术中在JPEG解码过程中只能一个一个串行解码导致解码速度较低的问题。根据本专利技术的一个方面，提供了一种数据流的解码方法，包括:接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，该第一编码方式需要采用串行解码方式进行解码；采用多个解码器分别对所述多路压缩数据流进行并行解码，得到多路解码后的数据流；将所述多路解码后的数据流进行缓存；对缓存后的所述多路解码后的数据流采用轮询的方式进行后续解码处理。进一步地，将所述多路解码后的数据流进行缓存，包括:将所述多路解码后的数据流分别缓存至多个先入先出(First Input First Output，简称为FIFO)存储器中。进一步地，对缓存后的所述多路解码后的数据流采用轮询的方式进行后续解码处理过程中，所述方法还包括:在所述多路压缩数据流还采用了第二编码方式进行编码时，使用与该第二编码方式对应的反编码方式对所述多路解码后的数据进行反编码，得到反编码结果，并将所述反编码结果缓存至FIFO存储器中。进一步地，缓存至FIFO存储器之后还包括:对所述反编码结果依次进行反量化处理、反离散余弦变换DCT处理、色彩空间转换处理。进一步地，所述第一编码方式为哈夫曼huffman编码方式，所述第二编码方式为Z字编码和彳丁程编码。进一步地，所述压缩数据流为JPEG文件的压缩数据流。根据本专利技术的另一个方面，还提供了一种数据流的解码装置，包括:接收模块，用于接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，该第一编码方式需要采用串行解码方式进行解码；第一解码模块，用于采用多个解码器分别对所述多路压缩数据流进行并行解码，得到多路解码后的数据流；缓存模块，用于将所述多路解码后的数据流进行缓存；第二解码模块，用于对缓存后的所述多路解码后的数据流采用轮询的方式进行后续解码处理。进一步地，所述缓存模块还用于将所述多路解码后的数据流分别缓存至多个先入先出FIFO存储器中。进一步地，所述第二解码模块还用于在所述多路压缩数据流还采用了第二编码方式进行编码时，使用与该第二编码方式对应的反编码方式对所述多路解码后的数据进行反编码，得到反编码结果，并将所述反编码结果缓存至FIFO存储器中。进一步地，所述第一编码方式为哈夫曼huffman编码方式，所述第二编码方式为Z字编码和彳丁程编码。通过本专利技术，采用接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，第一编码方式需要采用串行解码方式进行解码；采用多个解码器分别对多路压缩数据流进行并行解码，得到多路解码后的数据流；将多路解码后的数据流进行缓存；对缓存后的多路解码后的数据流采用轮询的方式进行后续解码处理。解决了相关技术中在JPEG解码过程中只能一个一个串行解码导致解码速度较低的问题，进而达到了简化电路结构，节省FPGA资源，提高解码速度的效果。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1是相关技术中JPEG图像解码流程图；图2是根据本专利技术实施例的数据流的解码方法的流程图；图3是根据本专利技术实施例的数据流的解码装置的结构框图；图4是相关技术中多路压缩数据流处理结构框图；图5是根据本专利技术实施例的多路压缩数据流处理结构框图。【具体实施方式】下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。在本实施例中提供了一种数据流的解码方法，图2是根据本专利技术实施例的数据流的解码方法的流程图，如图2所示，该流程包括如下步骤:步骤S102，接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，第一编码方式需要采用串行解码方式进行解码；步骤S104，采用多个解码器分别对多路压缩数据流进行并行解码，得到多路解码后的数据流；步骤S106，将多路解码后的数据流进行缓存；步骤S108，对缓存后的多路解码后的数据流采用轮询的方式进行后续解码处理。通过上述步骤，多个解码器对多路压缩数据流进行并行解码，对多路解码后的数据流采用轮询的方式进行后续解码处理，相比于现有技术中，解码过程只能一个一个串行解码，在解出上一个码之前无法解下一个码，上述步骤解决了相关技术中在JPEG解码过程中只能一个一个串行解码导致解码速度较低的问题，进而达到了简化电路结构，节省FPGA资源，提高解码速度的效果。上述步骤S106涉及到将多路解码后的数据流进行缓存，在一个可选实施例中，将多路解码后的数据流分别缓存至多个先入先出FIFO存储器中，从而完成了对多路解码后的数据流的缓存处理。多路压缩数据流进行编码的过程可能涉及到采用多种方式对多路压缩数据流进行编码，在一个可选实施例中，在对多路压缩数据流进行了第一编码方式之后，还采用了第二编码方式进行编码时，使用与第二编码方式对应的反编码方式对多路解码后的数据进行反编码，得到反编码结果，并将反编码结果缓存至FIFO存储器中。再对多路本文档来自技高网...
【技术保护点】
一种数据流的解码方法，其特征在于，包括：接收多路压缩数据流，其中，压缩数据流为采用了第一编码方式的数据流，该第一编码方式需要采用串行解码方式进行解码；采用多个解码器分别对所述多路压缩数据流进行并行解码，得到多路解码后的数据流；将所述多路解码后的数据流进行缓存；对缓存后的所述多路解码后的数据流采用轮询的方式进行后续解码处理。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈峻峰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。