用于音频发生器的频率综合电路制造技术

本发明专利技术提供一种用于音频发生器的频率综合电路。该频率综合电路包括具有用于接收休止信号和间隔信号的输入端的休止符/间隔符控制电路，与门电路和具有用作频率综合电路的输出端的输出端的D触发器，所述与门电路的一个输入端与所述休止符/间隔符控制器的输出端连接，其另一个输入端与所述D触发器的反相输出端连接，其输出端与所述D触发器的D输入端连接。本发明专利技术进一步提供一种包括该频率综合电路的音频发生器。本发明专利技术的音频发生器可应用在电话振铃电路、电子琴、音效玩具及音乐卡等应用中，提供音色优质的音质。

【技术实现步骤摘要】

本专利技术涉及一种电路，更具体地，本专利技术涉及一种用于音频发生器的频率综合电 路和一种音频发生器。
技术介绍
在电话振铃电路、电子琴、音效玩具及音乐卡中都内置了音频发生器(Melody generator)。该音频发生器可包括可编程计数器、二分频触发器和休止符/间隔符控制器。 可编程计数器通常是由一个M序列发生器和一个自动装载器组成，二分频电路通常为一个 T触发器，休止符/间隔符控制器将使得音频发生器产生休止音或间隔。休止符/间隔符控 制器设计的好坏直接关系到音质。传统休止符/间隔符控制器采用了异步控制的方式。传 统异步控制方式不可避免的会发生控制信号与音频信号的竞争冒险。图1示意性示出了传统音频发生器的电路图，图2示出这种音频发生器的时序图。 图1示出的常规音频发生器包括M序列发生器(M-sequence Generator)和异步复位D触 发器DFFR。由于触发器DFFR的输出SndFreq被异步复位，且音频发生的输出端TOUT同时 由非门12、与非门13和14的组合电路异步控制，因而在时钟信号SndFreq2上升沿来时， 触发器DFFR的输出SndFreq发生翻转，例如由0翻为1，经过一个延迟之后发生M序列发 生器装载事件(Load)。如果，此时装载了另一串频率控制码，其rest=l，那么就会对触发器 DFFR异步复位，且异步控制音频发生器的TOUT输出为0 ；或者当break=l时异步控制音频 发生器的TOUT输出为0 ；从而产生了如图2时序图中的毛刺。图2中所示的毛刺是放大的 示意性时序图，实际上毛刺的脉宽非常小，其频谱成分非常丰富，能够产生极易被人耳听出 的高频噪音。因此，有必要提供一种能够消除上述噪音的改进电路。
技术实现思路
为了解决现有技术中的问题，本专利技术提供一种用于音频发生器的频率综合电路， 包括休止符/间隔符控制电路，包括用于接收休止信号和间隔信号的输入端； 与门电路；和D触发器，其输出端用作频率综合电路的输出端，所述与门电路的一个输入端与所述休止符/间隔符控制器的输出端连接，其另一个输 入端与所述D触发器的反相输出端连接，其输出端与所述D触发器的D输入端连接。优选地，所述休止符/间隔符控制电路包括与门电路和或非门电路，该与门电路 用于接收休止信号和和结束控制信号，该与门电路的输出与或非门电路的一个输入端连 接，该或非门电路的另一输入端接收间隔信号，或非门电路的输出端用作休止符/间隔符 控制电路的输出端。优选地，所述D触发器是高电平复位的D触发器。优选地，所述D触发器是低电平复位的D触发器。本专利技术进一步提供一种音频发生器，该音频发生器包括如上所述的频率综合电 路。优选地，该音频发生器进一步包括M序列发生器，其输出的最大长度信号用作D触发器的时钟信号；和 PLA,用于提供休止信号和间隔信号。本专利技术的技术方案通过在D触发器的输入端前增加与门电路，休止符/间隔符控 制电路的输出通过与门电路施加到D触发器的D输入端，频率综合电路通过时钟SndFreq2 来改变其输出信号，以实用精巧的电路结构，有效的防止了休止或间隔音产生过程中的噪曰O附图说明下面参照附图并结合本专利技术具体实施例对本专利技术的特征和优点进行说明，其中 图1示意性示出了现有音频发生器的电路图2示出现有音频发生器的时序图3示意性示出根据本专利技术实施例1的频率综合电路的电路图； 图4示出图3所示频率综合电路时序图； 图5示意性示出根据本专利技术实施例2的频率综合电路的电路图； 图6示出图5所示频率综合电路实施例2的时序图； 图7示意性示出包括实施例1的频率综合电路的音频发生器的电路图； 图8示意性示出包括实施例2的频率综合电路的音频发生器的电路图。具体实施例方式下面将参考附图结合本专利技术的优选实施例来对本专利技术进行详细说明。附图中相似 的附图标记表示电路中相似的结构特征。实施例1图3示意性示出根据本专利技术实施例1的用于音频发生器的频率综合电路300的电路 图。频率综合电路300包括休止符/间隔符控制电路，与门电路133和高电平有效复位的 D触发器DFFR34。休止符/间隔符控制电路例如包括与门电路131和或非门电路132。与 门电路131的一个输入端I31A接收例如M序列发生器的PLA输出的间隔信号break，其另 一个输入端I31B接收频率结束控制信号EndNote，与门电路131的输出与或非门电路132 的第一输入端连接。或非门132的第二输入端接收来自例如M序列发生器的PLA输出的休 止信号Rest。与门电路133的第一输入端A与D触发器的反相输出端QB连接，其第二输入 端13 与休止符/间隔符控制器的输出端Y连接，接收休止符/间隔符控制电路的输出信 号MuteB。与门133的输出端I33Y与D触发器DFFRM的输入端D连接。D触发器DFFR34 的输出端Q用作频率综合电路300的输出端TOUT输出信号SndFreq。信号SndFreq2例如 可以是来自M序列发生器的输出端的最大长度信号，用于为D触发器DFFR34提供时钟。高电平有效的复位信号RESET连接到D触发器DFFR34的复位端R。根据本专利技术的频率综合 电路300当休止符/间隔符控制电路输出的信号MuteB为高电平时，D触发器DFFR34表现 为T触发器的二分频功能；当休止符/间隔符控制电路输出的信号MuteB为低电平时，D触 发器的D端为低电平，因而该D触发器Q端将在时钟信号SndFreq2上升沿来到时变为低电 平，如图4所示，从而实现频率综合电路的休止或间隔功能。本专利技术的实施例采用了同步控制的方式，通过在D触发器的输入端前增加与门电 路133，休止符/间隔符控制电路的输出通过与门电路施加到D触发器的D输入端，频率综 合电路通过时钟SndFreq2来改变其输出信号。当休止信号例如rest=l或间隔信号例如 break=l出现时，休止符/间隔符控制电路的输出MuteB=0。该低电平信号不会立即使D触 发器DFFR34的Q输出端从1变为0，而是要在时钟信号SndFreq2的下一个上升沿出现时才 会使得Q输出端Q输出0，由此，有效的防止了噪音的出现。实施例2图5示意性示出根据本专利技术实施例2的用于音频发生器的频率综合电路500的电路 图。图6示出了该频率综合电路500的时序图。频率综合电路500包括休止符/间隔符控制电路，与门电路153和低电平有效复 位的D触发器DFFRB54。复位信号RESET经反向器输入到低电平有效复位D触发器DFFRBM 的复位端RB。该频率综合电路500的其他部分与图3所示的频率综合电路300的结构相同，工 作原理相同，这里不再赘述。实施例3图7示意性示出了根据本专利技术实施例3的音频发生器700的电路图。本专利技术的音频发 生器700包括可编程计数器和根据本专利技术实施例1的频率综合电路300。可编程计数器包 括M序列发生器，自动重装置器和可编程逻辑阵列PLA。频率综合电路300的休止符/间隔 符控制电路接收来自PLA的作为间隔信号的间隔频率控制码break和作为休止信号的休止 频率控制码Rest。频率综合电路300的D触发器接收M序列发生器输出的最大长度信号作 为时钟信号SndFreq2。根据实施例3的音频发生器，休止符/间隔符控制电路的输出信号 MuteB为高本文档来自技高网...

【技术保护点】
１．一种用于音频发生器的频率综合电路，包括：休止符／间隔符控制电路，包括用于接收休止信号和间隔信号的输入端；与门电路；和Ｄ触发器，其输出端用作频率综合电路的输出端，其特征在于，所述与门电路的一个输入端与所述休止符／间隔符控制器的输出端连接，其另一个输入端与所述Ｄ触发器的反相输出端连接，其输出端与所述Ｄ触发器的Ｄ输入端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：周盛，丁东民，朱洁，
申请(专利权)人：华润半导体深圳有限公司，
类型：发明
国别省市：94