具输出短路保护的限电流电路制造技术

一种具输出短路保护的限电流电路包括一输入电流单元、一驱动晶体管、一电压控制电阻、一电压控制晶体管以及一延迟单元；该驱动晶体管系包括有一闸极、一汲极和一源极；该电压控制晶体管系包括一闸极、一汲极、一源极以及一寄生电容；当输出短路时，延迟单元可透过电压控制电阻对该寄生电容充电，以使该电压控制晶体管之内阻抗值小于该驱动晶体管之内阻抗值。藉由可延长电压控制晶体管保持较低内阻抗的时间，进而在一定周期内使驱动晶体管维持高内组抗的状态，可有效达到输出短路保护的目的。

【技术实现步骤摘要】
具输出短路保护的限电流电路
本专利技术关于一种具输出短路保护的限电流电路，特指一种藉由连接一延迟单元，传递因输出短路而产生的较大异常电压至电压控制晶体管之寄生电容，藉此延长该电压控制晶体管保持较低内阻的时间，进而在一定周期内保持其驱动晶体管维持高阻抗，避免该限电流电路在输出短路的情况下，依旧持续输出额定电流，而导致该限电流电路过热而受损的具输出短路保护的限电流电路。
技术介绍
一般家用电源电压并没有办法持续提供稳定的电压，在用电尖峰与离峰之间，有时电压值会有12伏特的误差，且在一个耗电量极大的机器启动时，连带会造成附近区域电压值瞬间降低，而在供电电压常出现剧烈变化的情况下，往往会造成负载的损坏。以发光二极管为例，一般来说，发光二极管在正向电压下运作，其两端横跨有一个临界电压值，当一电源所施加的电压超过该临界电压值时（一般称之为驱动电压），该发光二极管便会受激发并对外发出可见光，该可见光的亮度正比于流经该发光二极管的电流，随着电流增大，发光二极管的亮度就越亮，然而，若供电电压不稳或负载短路，使得流经该发光二极管的电流常出现剧烈变化，将缩短该发光二极管的使用寿命。因此，如何设计出一可有效地避免电路因供电电压不稳定或负载短路，而出现过大电流使驱动电路或供电系统损坏甚至引发电线起火的装置，便成为相关厂商以及相关研发人员所共同努力的目标。
技术实现思路
本专利技术人有鉴于习知之限电流电路因没有避免产生过大电流以及短路保护的设计，无法有效地避免负载因短路而损坏，乃积极着手进行开发，以期可以改进上述既有之缺点，经过不断地试验及努力，终于开发出本专利技术。本专利技术之主要目的，是提供一种具输出短路保护的限电流电路，该装置系利用连接一延迟单元，以达到延长电压控制晶体管保持较低内阻的时间，进而在一定周期内保持其驱动晶体管维持高阻抗，避免该限电流电路在输出短路的情况下，依旧持续输出额定电流，而导致该限电流电路或负载过热而受损。为了达成上述之目的，本专利技术之具输出短路保护的限电流电路包括：一输入电流单元，系连接于一外部电源；一驱动晶体管，系包括有一闸极、一汲极和一源极，其中，该闸极连接于该输入电流单元，该汲极连接于该外部电源；一电压控制电阻，系连接于该驱动晶体管之源极与一输出端点之间；一电压控制晶体管，系包括有一闸极、一汲极、一源极以及一寄生电容，该电压控制晶体管之汲极系连接于该输入电流单元，该电压控制晶体管之源极系连接于该电压控制电阻，且该电压控制晶体管之源极系连接于该输出端点，该寄生电容之电容值系等于该电压控制晶体管之闸极与源极之间的等效电容值；以及一延迟单元，系连接于该电压控制晶体管之闸极与该驱动晶体管之源极，该延迟单元系用以令横跨于该电压控制电阻之压降对该寄生电容充电，以延长该电压控制晶体管保持较低内阻的时间，进而在一定周期内保持该驱动晶体管维持高阻抗。透过上述之装置，当该输出端点所连接之一负载短路时，该延迟单元传递因输出短路而产生的较大异常电压至该电压控制晶体管之寄生电容，以延长该电压控制晶体管保持较低内阻的时间，进而在一定周期内保持该驱动晶体管维持高阻抗，因此可有效地避免该具输出短路保护的限电流电路在输出短路的情况下，依旧持续输出额定电流，而导致该具输出短路保护的限电流电路或负载过热而受损。附图说明图1为本专利技术之具输出短路保护的限电流电路的电路架构图。图2为本专利技术之具输出短路保护的限电流电路更包括一电容的电路架构图。图3为本专利技术之第一实施例的电路架构图。图4为本专利技术之第二实施例的电路架构图。图5为本专利技术之第三实施例的电路架构图。图6为本专利技术之第四实施例的电路架构图。图7为本专利技术之第五实施例的电路架构图。图8为本专利技术之第六实施例的电路架构图。图9为本专利技术之第七实施例的电路架构图。图10为本专利技术之第八实施例的电路架构图。具体实施方式为使熟悉该项技艺人士了解本专利技术之目的，兹配合附图将本专利技术之较佳实施例详细说明如下。请参考图1所示，本专利技术之具输出短路保护的限电流电路(1)，包括：一输入电流单元(10)，连接于一外部电源(图未示)；一驱动晶体管(11)，包括有一闸极(G)、一汲极(D)和一源极(S)，其中，该闸极(G)连接于该输入电流单元(10)，该汲极(D)连接于该外部电源，该源极(S)根据该闸极(G)与源极(S)间的电压对应输出一稳定的电流；一电压控制电阻(12)，该电压控制电阻(12)系连接于该驱动晶体管(11)之源极(S)与一输出端点(O)之间；一电压控制晶体管(13)，包括有一闸极(G)、一汲极(D)、一源极(S)以及一寄生电容(CP)，该电压控制晶体管(13)之汲极(D)系连接于该输入电流单元(10)，该电压控制晶体管(13)之源极(S)系连接于该电压控制电阻(12)，且该电压控制晶体管(13)之源极(S)系连接该输出端点(O)，该寄生电容(CP)之电容值系等于该电压控制晶体管(13)之闸极(G)与源极(S)之间的等效电容值，该电压控制晶体管(13)系根据该驱动晶体管(11)之源极(S)所输出之电流流经该电压控制电阻(12)所产生的电压对应控制该驱动晶体管(11)之闸极电压；以及一延迟单元(14)，连接于该电压控制晶体管(13)之闸极(G)与该驱动晶体管(11)之源极(S)，该延迟单元(14)系用以令横跨于该电压控制电阻(12)之压降对该寄生电容(CP)充电，以延长该电压控制晶体管(13)保持较低内阻的时间，进而在一定周期内使该驱动晶体管(11)维持高阻抗。当该输出端点(O)所连接之一负载短路时，该延迟单元(14)可透过电压控制电阻(12)传递因输出短路而产生的较大异常电压至该电压控制晶体管(13)之寄生电容(CP)，藉此可对寄生电容(CP)进行充电之动作，以延长该电压控制晶体管(13)保持较低内阻的时间，进而增加使该驱动晶体管(11)维持高阻抗的时间。因此避免该具输出短路保护的限电流电路(1)在输出短路的情况下，依旧持续输出额定电流，而导致该具输出短路保护的限电流电路(1)过热而受损。请参考图1－2所示，其中，该电压控制晶体管(13)更包括一电容(C)，该电容(C)连结于该电压控制晶体管(13)之闸极(G)与该电压控制晶体管(13)之源极(S)间，藉由该电容(C)，可增加该电压控制晶体管(13)之闸极(G)与源极(S)之间的电容值，进而延长该电压控制晶体管(13)保持较低内阻的时间，连带增加该驱动晶体管(11)维持高阻抗的时间，本专利技术于实际应用时，可视情况改变该电容(C)之数量或电容值，以调整该电压控制晶体管(13)保持较低内阻的时间以及该驱动晶体管(11)维持高阻抗的时间。在本专利技术之一较佳实施例中，该驱动晶体管(11)以及该电压控制晶体管(13)系各自为一N型金属氧化物半导体场效晶体管，但本专利技术并不以上述说明为限，该驱动晶体管(11)以及该电压控制晶体管(13)亦可各自为一P型金属氧化物半导体场效晶体管，且由于该驱动晶体管(11)以及该电压控制晶体管(13)各自为一P型金属氧化物半导体场效晶体管之具输出短路保护的限电流电路(1)的电路架构图(图未示)与第一图仅为镜射关系，因此在此不再赘述。此外，本专利技术之具输出短路保护的限电流电路(1)于实际应用时，可应用于一电源供应器电路或一发光二极管电路。请参考图3所示，本专利技术第本文档来自技高网...

【技术保护点】
一种具输出短路保护的限电流电路，其特征是，该具输出短路保护的限电流电路包括：一输入电流单元，连接于一外部电源；一驱动晶体管，包括有一闸极、一汲极和一源极，其中，该闸极连接于该输入电流单元，该汲极连接于该外部电源；一电压控制电阻，连接于该驱动晶体管之源极与一输出端点之间；一电压控制晶体管，包括有一闸极、一汲极、一源极以及一寄生电容，该电压控制晶体管之汲极连接于该输入电流单元，该电压控制晶体管之源极连接于该电压控制电阻，且该电压控制晶体管之源极连接该输出端点，该寄生电容之电容值等于该电压控制晶体管之闸极与源极之间的等效电容值；以及一延迟单元，连接于该电压控制晶体管之闸极与该驱动晶体管之源极，该延迟单元用以令横跨于该电压控制电阻之压降对该寄生电容充电，以延长该电压控制晶体管保持较低内阻的时间，进而在一定周期内保持该驱动晶体管维持高阻抗；其中，当该输出端点所连接之一负载短路时，该延迟单元系透过该电压控制电阻对该寄生电容充电，以使该电压控制晶体管之内阻抗值小于该驱动晶体管之内阻抗值。

【技术特征摘要】
2011.01.07 TW 1001006261.一种具输出短路保护的限电流电路，包括输入电流单元、驱动晶体管、电压控制电阻、电压控制晶体管、延迟单元以及电容，其特征是：输入电流单元连接在外部电源与驱动晶体管闸极之间，同时驱动晶体管汲极连接外部电源；电压控制电阻连接在驱动晶体管源极与输出端点之间；电压控制晶体管包括寄生电容，其汲极连接输入电流单元，源极连接该输出端点，寄生电容的电容值等于电压控制晶体管闸极与源极之间的等效电容值；延迟单元分别连接电压控制晶体管闸极与驱动晶体管源极，令横跨于电压控制电阻之压降对寄生电容充电，并以此延长电压控制晶体管保持较低内阻的时间，使之能在一定周期内保持驱动晶体管维持高阻抗，当输出端点所连接的负载短路时，延迟单元透过电压控制电阻对寄生电容充电，从而使电压控制晶体管之内阻抗值小于驱动晶体管的内阻抗值，以及电容连接在电压控制晶体管闸极与源极之间增加电容值，藉此连带增加驱动晶体管维持高阻抗的时间。2.根据权利要求1所述的具输...

【专利技术属性】
技术研发人员：郑清奇，简文祥，
申请(专利权)人：连展科技深圳有限公司，
类型：发明
国别省市：94