【技术实现步骤摘要】
本专利技术涉及集成电路领域微处理器体系结构，特别是一种支持动态二进制翻译的 多核体系结构。
技术介绍
二进制翻译(Binary Translation)如图1所示，用于模拟异构计算机体系结构， 执行没有源程序的二进制代码，辅助从一种体系结构或操作系统向另一种体系结构或操作 系统迁移，是计算系统虚拟化一种重要途径。动态二进制翻译器一般包括翻译模块和执行 模块，与之相对应的，翻译过程分为翻译阶段和执行阶段。在翻译阶段，翻译模块读入源机 器码块，将其转化为目标机上可执行的二进制代码块。在执行阶段，执行模块从指定位置读 取二进制代码块并运行。当执行到一条未翻译的指令，或者频繁执行的代码块入口时，执行 模块将控制权交给翻译模块，进行后续的翻译或再优化工作。翻译阶段和执行阶段交替进 行，直到完成整个程序的翻译和执行。现有的多核体系结构如图2所示，每个处理器核拥有私有一级Cache和共享二级 Cache，处理器核之间通信通过互联网络进行，同时共享主存控制器进行访存操作。操作系 统可以选取任意一个处理器核作为动态二进制翻译的主控处理器，通过主控处理器调用其 它处理器核进行动态二...
【技术保护点】
一种支持动态二进制翻译的多核体系结构，包括多个处理器核、一级Ｃａｃｈｅ、二级Ｃａｃｈｅ和主存控制器，一级Ｃａｃｈｅ是每个处理器核私有的，其数量与处理器核的数量相同，二级Ｃａｃｈｅ和主存控制器由所有处理器核共享；其特征在于支持动态二进制翻译的多核体系结构还包括翻译缓存单元，翻译缓存单元是每个处理器核私有的，其数量与处理器核的数量相同，翻译缓存单元与私有它的处理器核、核间通信互联网络和主存控制器相连；翻译缓存单元由通信控制单元、缓存管理单元、数据存储单元组成，数据存储单元由源体系结构二进制码缓冲区、目标体系结构二进制码缓冲区和页面映射表组成；源体系结构二进制码缓冲区存储源体系结...
【技术特征摘要】
【专利技术属性】
技术研发人员：王志英，赖鑫，沈立，徐帆，陈微，陈顼颢，郑重，朱天龙，陆华俊，游良帅，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。