本发明专利技术是公开一种数字模拟转换装置，包含一可变延迟缓冲电路与多个同步电路，缓冲电路接收一具多个字元的数字讯号，并依据上述位元从高至低的顺序，分别对应依序延缓输出一第一互补数字讯号组。每一同步电路分别接收每一第一互补数字讯号组与一脉冲讯号，并以脉冲讯号作为第一互补数字讯号组的时间基准，进而分别对应每一第一互补数字讯号组，输出每一第二互补数字讯号组至一数字模拟转换单元，以将第二互补数字讯号组转换为一模拟讯号输出。本发明专利技术利用不同输入位元所对应的延迟时间，以控制电流开关的时序，进而降低暂态突波。
【技术实现步骤摘要】
本专利技术是有关一种转换装置，特别是关于一种数字模拟转换装置。
技术介绍
近年来数字技术的提升，集成电路的高度应用，以数字方式处理讯号已经成为一 种普遍的方式。我们利用数字技术将现实世界中多数的模拟讯号，经取样的过程将讯号转 成数字数据，再来做分析处理、压缩与传递，使得数字讯号的优点充分的被利用，然后在接 收端经解压缩，再还原成原来模拟讯号，虽然讯号传递的过程中会使讯号产生些微的失真， 然而在可容忍的失真范围内，我们所得到数字讯号的益处，远高于这微不足道的缺点。因 此，数字化的讯号处理，迅速的发展应用，大哥大、数字相机、网络电话、语音与指纹辨识、运 动控制器等数字讯号处理发展出的产品，被普遍的应用在日常生活中。数字化世界俨然成 形，数字讯号处理应用的领域也就越来越广，相对的数字/模拟转换器的应用也越来越广。在高速、高解析度的数字模拟转换器设计中，切换电流式数字模拟转换器 (current-steering DAC)因具有不需额外的放大器来作转换，输出直接驱动几十欧 姆的电阻，因此成为高速、高解析度数字模拟转换器的最佳架构。其中，二进位加权式 (binary-weighted)是最直接又简单的实施方式；但是这种架构有一个很大的缺点，就是 当数字输入改变时，输出端会有暂态突波(transient glitch)，特别是从0111. . . 11变化 至1000…00时(majorcode transition)，模拟输出会产生很大突波，进而破坏了数字模 拟转换器的单调性，如图1所示。突波产生的原因主要在于从输入到输出的路径上，不同 位元彼此之间没有做好匹配所致。为了改善这个问题，有一种所谓的热码式(thermometer code)数字模拟转换器，可以明显地降低暂态突波，但是它需要额外的二进位转单元解码 器(binary-to-unary decoder)，当位元数大时，此解码器有面积大、速度慢、平均功率消耗 增加等缺点，所以不适合用于高速、高解析度的数字模拟转换器中。因此，为了结合二进位 加权式与热码式的优缺点，许多的设计是采用分段式(segmented)，即高位元部分采用热码 式，低位元部分采用二进位加权式来取得平衡，不过这种分段式架构仍然在低位元部分具 有潜在的非单调性问题，而且还需要另外的延迟电路去作高低位元输入讯号的同步。因此，本专利技术是在针对上述的困扰，提出一种数字模拟转换装置，以解决现有所产 生的问题。
技术实现思路
本专利技术的主要目的，在于提供一种数字模拟转换装置，其是采用小面积、低功耗 的可变延迟缓冲电路，以改变不同输入位元所对应的延迟时间，来控制电子开关的时序 (timing)与改变控制电子开关的讯号的上升或下降时间，进而明显降低暂态突波、提升无 寄生动态范围(SFDR)。为达上述目的，本专利技术提供一种数字模拟转换装置，包含一可变延迟缓冲电路、多 个同步电路与一数字模拟转换单元，缓冲电路接收一具多个字元的数字讯号，并依据上述位元从高至低的顺序，分别对应依序延缓输出一第一互补数字讯号组。每一同步电路分别 接收每一第一互补数字讯号组与一脉冲讯号，并以脉冲讯号作为第一互补数字讯号组的时 间基准，进而分别对应每一第一互补数字讯号组，输出每一第二互补数字讯号组，供数字模 拟转换单元接收。数字模拟转换单元包含多个电流源，每一电流源的电流量分别对应由低 至高的位元顺序，以二进位加权式递增。另有多个电子开关，每一电子开关分别连接每一同 步电路与每一电流源，并分别接收每一第二互补数字讯号组，以切换导通状态。上述电子开 关更连接至少一电阻，每一电流源的电流是分别根据每一电子开关的导通状态流至电阻， 以产生一模拟讯号。其中所述数字模拟转换单元为电阻式数字模拟转换单元、电流式数字模拟转换单 元或电容式数字模拟转换单元；其中每一所述同步电路更连接一低振幅开关驱动器组，其是连接一高电压，并同 步接收所述第二互补数字讯号组，以调整其振幅小于全摆动(full swing)振幅后，输出至 所述数字模拟转换单元；其中每一所述第二互补数字讯号组包含一数字同步讯号与一数字反向同步讯号， 且每一所述低振幅开关驱动器组更包含一第一 P通道场效晶体管，连接所述高电压；一第 一反向器，连接所述第一 P通道场效晶体管，且所述第一 P通道场效晶体管的临界电压是小 于所述第一反向器的晶体管的临界电压，所述第一反向器接收所述数字反向同步讯号，以 调整其振幅小于全摆动振幅，并反向后，输出至所述数字模拟转换单元；一第二 P通道场效 晶体管，连接所述高电压；以及一第二反向器，连接所述第二 P通道场效晶体管，且所述第 二P通道场效晶体管的临界电压是小于所述第二反向器的晶体管的临界电压，所述第二反 向器接收所述数字同步讯号，以调整其振幅小于全摆动振幅，并反向后，输出至所述数字模 拟转换单元；其中每一所述同步电路为闩锁(latch)电路；其中所述可变延迟缓冲电路更包含多个可变电阻，每一所述可变电阻的电阻值 分别对应由低至高的所述位元顺序，依序递减；多个缓冲器，每一所述缓冲器是分别连接每 一所述可变电阻，以通过对应的所述可变电阻分别接收每一所述位元，所述缓冲器依据所 述位元从高至低的顺序，分别对应依序延缓输出一数字缓冲讯号；以及多个反向器，每一所 述反向器是分别连接每一所述可变电阻，以通过对应的所述可变电阻分别接收每一所述位 元，所述缓冲器依据所述位元从高至低的顺序，分别对应依序延缓输出一数字反向讯号，且 对应同一所述位元的所述数字反向讯号与所述数字缓冲讯号是形成所述第一互补数字讯 号组；其中所述每一所述可变电阻的电阻值分别对应由低至高的所述位元顺序，以二进 位加权式递减。兹为使贵审查委员对本专利技术的结构特征及所达成的功效更有进一步的了解与认 识，谨佐以较佳的实施例图及配合详细的说明，说明如后附图说明图1为先前技术于主码转换时的模拟输出电压波形图；图2为本专利技术的装置电路方块图3为本专利技术的可变延迟缓冲电路示意图；图4为本专利技术的同步电路与低振幅开关驱动器组的电路示意图；图5为本专利技术的电流式数字模拟转换单元的电路示意图；图6为本专利技术于主码转换时的模拟输出电压波形图。附图标记说明10-可变延迟缓冲电路；12-同步电路；14-低振幅开关驱动器组； 16-数字模拟转换单元；18-可变电阻；20-缓冲器；22-反向器；24-第一 P通道场效晶体 管；26-第一反向器；28-第二 P通道场效晶体管；30-第二反向器；32-电流源；34-电子开 关；36-电阻。具体实施例方式以下请参阅图2，本专利技术包含一可变延迟缓冲电路10与和其连接的多个同步电路 12，可变延迟缓冲电路10接收一具多个字元的数字讯号，并依据位元从高至低的顺序，分 别对应依序延缓输出一第一互补数字讯号组，其中每一位元以Bi表示，每一第一互补数字 讯号组以Ci、D表示，i为自然数。上述同步电路12连接一高电压VDD，并分别接收每一 第一互补数字讯号组与一脉冲讯号，并以脉冲讯号作为第一互补数字讯号组的时间基准， 进而分别对应每一第一互补数字讯号组，输出每一第二互补数字讯号组，其中每一第二互 补数字讯号组以Di、51表示，i为自然数。每一同步电路12连接一低振幅开关驱动器组 14，此低振幅开关驱动器组14连接高本文档来自技高网...
【技术保护点】
一种数字模拟转换装置，其特征在于，包含：一可变延迟缓冲电路，其是接收一具多个字元的数字讯号，并依据这些位元从高至低的顺序，分别对应依序延缓输出一第一互补数字讯号组；多个同步电路，其是分别接收每一所述第一互补数字讯号组与一脉冲讯号，并以所述脉冲讯号作为所述第一互补数字讯号组的时间基准，进而分别对应每一所述第一互补数字讯号组，输出每一第二互补数字讯号组；以及一数字模拟转换单元，其是接收所述多个第二互补数字讯号组，并将其转换为一模拟讯号输出。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：周芳鼎，洪崇智，
申请(专利权)人：财团法人交大思源基金会，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。