本发明专利技术是一种防止壅塞配置装置及方法，应用于包含多个电子元件的电路布局。该防止壅塞配置装置包含分析模块、预留模块及布局模块。分析模块对电路布局进行绕线壅塞状态分析以产生电路布局的绕线壅塞状态分析结果。预留模块根据绕线壅塞状态分析结果于电路布局内相对应地配置至少一阻挡单元，使得电路布局内形成由至少一阻挡单元构成的第一空间，以及第二空间。布局模块于第二空间完成这些电子元件的布局后，自第一空间移去至少一阻挡单元，并根据重新配置规则于第一空间与第二空间重新配置这些电子元件。
【技术实现步骤摘要】
本专利技术是与电路布局有关，特别地，关于一种，通过设置 虚拟阻挡单元的方式于电路布局中预留后续重新配置电子元件的空间，以避免电路布局中 产生难以绕线的壅塞区域。
技术介绍
随着电子科技不断地发展，各式各样的电子产品的体积愈来愈轻薄短小，但其具 备的功能亦愈来愈多。因此，在面积相当小的芯片中必须设置有数目非常庞大的各种电子 元件，才足以应付电子产品的实际需求。然而，于某些电路布局中，由于某一区域内的电子元件太多，亦即该区域的电子元 件密度过大，使得该区域的某些电子元件间的绕线(routing)难以进行，因而无法通过设 计规则检查(design rule checking)，导致该电路布局无法正常运作。请参照图1，图1是绘示以自动布局绕线法(Automatic Placement and Routing, APR)实现合成后的电路布局1的结果。如图2所示，很明显地，于壅塞区域10中，由于有相 当多的组合逻辑元件(combinational logic device，例如与非逻辑门与或逻辑门)c挤在 一起，因而产生相当严重的壅塞(congestion)现象。此一过高的电子元件密度将会导致壅 塞区域10中的各电子元件间的绕线变得相当困难，这将会使得电路布局1难以通过设计规 则检查。请参照图2(A)及图2(B)，图2㈧及图2(B)是绘示电路布局中的垂直方向绕线壅 塞状态的示意图。如图2(A)所示，电路布局中标示χ处即为未通过设计规则检查的点，很明 显地，这些点大致呈现一垂直方向的排列。因此，图2 (B)所示的壅塞状态指针V1及V2 (箭 号处)即用以代表电路布局中的垂直方向的壅塞状态。同理，请参照图2(C)及图2(D)，图2(C)及图2(D)是绘示电路布局中的水平方向 绕线壅塞状态的示意图。如图2(C)所示，未通过设计规则检查的点大致呈现一水平方向的 排列。因此，图2 (D)所示的壅塞状态指针H1及H2 (箭号处)即用以代表电路布局中的水平 方向的壅塞状态。请参照图3(A)及图3(B)，图3㈧及图3(B)是绘示类似的电路布局配置情形导致 类似的绕线壅塞状态的示意图。由图3(A)及图3(B)可知，由于图3(A)中的电路布局30 相对于其周遭的硬核(hard macro)元件31 34的配置情形与图3 (B)中的电路布局30' 相对于其周遭的硬核元件31' 34'的配置情形类似，因此，图3(A)中的电路布局30与 图3(B)中的电路布局30'的绕线壅塞状态亦相当类似。实际上，硬核元件31' 34'可 以是存储器或其它电子装置，并无一定的限制。随着科技的进展，由于电路布局所包含的电子元件的种类及数目不断增加，电路 布局内所产生的壅塞现象势必更为严重。因此，本专利技术的主要范畴在于提供一种防止壅塞 配置装置及防止壅塞方法，以解决上述问题。
技术实现思路
根据本专利技术的一方面提供一种防止壅塞配置装置。于此实施例中，该防止壅塞配 置装置应用于一电路布局，并且该电路布局包含多个电子元件。该防止壅塞配置装置包含 一分析模块、一预留模块及一布局模块。该分析模块耦接至该电路布局，并用以对该电路布局进行一绕线壅塞状态分析以 产生一绕线壅塞状态分析结果。该预留模块耦接至该分析模块及该电路布局，并用以根据 该绕线壅塞状态分析结果于该电路布局内相对应地配置至少一阻挡单元，使得该电路布局 内形成由该至少一阻挡单元构成的一第一空间，以及一第二空间。该布局模块耦接至该预 留模块及该电路布局，并用以于该第二空间布局这些电子元件，然后自该第一空间移去该 至少一阻挡单元，并根据一重新配置规则于该第一空间与该第二空间重新配置这些电子元 件。于实际应用中，该第二空间未配置有该至少一阻挡单元。该至少一阻挡单元的数 目以及该第一空间的大小可相关于该电路布局内出现绕线壅塞状态的次数。该重新配置规 则可以是将该第一空间平均分配给任两个相邻的电子元件或是依照一加权权重将该第一 空间分配给任两个相邻的电子元件。根据本专利技术另一方面提供一种防止壅塞配置方法。于此实施例中，该防止壅塞配 置方法是应用于一电路布局中，并且该逻辑电路布局包含多个电子元件。该方法包含下列步骤首先，对该电路布局进行一绕线壅塞状态分析以产生一绕 线壅塞状态分析结果；接着，根据该绕线壅塞状态分析结果于该电路布局内相对应地配置 至少一阻挡单元，使得该电路布局内形成由该至少一阻挡单元构成的一第一空间，以及一 第二空间；之后，于该第二空间布局这些电子元件，并自该第一空间移去该至少一阻挡单 元；最后，根据一重新配置规则于该第一空间与该第二空间重新配置这些电子元件。相较于先前技术，根据本专利技术的防止壅塞配置装置及防止壅塞方法是先对电路布 局进行绕线壅塞状态分析，并根据分析结果于电路布局的边缘处设置虚拟的阻挡单元以预 留重新配置电路布局中的电子元件的预留空间，接着再将虚拟的阻挡单元除去后，通过自 动布局绕线法实现合成后的电路布局。藉此，于最后所得到的自动布局绕线结果中，该逻辑 电路布局中难以绕线的壅塞区域将会大幅减少。因此，根据本专利技术的防止壅塞配置装置及防止壅塞方法除了仅需利用其边缘处的 一小部分空间即可有效避免先前技术中逻辑电路布局无法通过设计规则检查的情形发生， 当电路布局中的各电子元件进行重新配置后，还可维持各电子元件彼此之间的相对应关 系。附图说明关于本专利技术的优点与精神可以通过以下的专利技术详述及附图得到进一步的了解，其 中图1是绘示以自动布局绕线法实现合成后的电路布局的结果。图2㈧及图2(B)是绘示垂直方向的绕线壅塞状态的示意图；图2(C)及图2(D) 是绘示水平方向的绕线壅塞状态的示意图。图3(A)及图3(B)是绘示类似的电路布局配置情形导致类似绕线壅塞状态的示意图。图4是绘示根据本专利技术的第一具体实施例的防止壅塞配置装置的功能方块图。图5(A)至图5(E)是绘示防止壅塞配置装置消除垂直方向的绕线壅塞状态的示意 图。图6(A)及图6(B)是绘示防止壅塞配置装置平均分配预留空间的示意图。图7(A)及图7(B)是绘示防止壅塞配置装置依照加权权重分配预留空间的示意 图。图8是绘示根据本专利技术的第二具体实施例的防止壅塞配置方法的流程图。 具体实施例方式本专利技术的主要目的在于提出一种防止壅塞配置装置及防止壅塞方法。通过本专利技术 的防止壅塞配置装置及防止壅塞方法是通过设置虚拟的阻挡单元的方式于电路布局的边 缘处预留空间，以供电路布局中的电子元件重新配置的用，藉以确保通过自动布局绕线法 所实现的电路布局结果中，电路布局内难以绕线的壅塞区域将会大幅减少，使得该电路布 局能够通过时间限制(time constraint)等设计规则检查，还可维持各电子元件彼此之间 的相对应关系。根据本专利技术的第一具体实施例为一种防止壅塞配置装置。于此实施例中，该防止 壅塞配置装置是应用于一电路布局，该电路布局包含多个电子元件，至于这些电子元件的 种类与数目以及各电子元件彼此间的耦接关系并无一定的限制，端视实际需求而定。请参照图4，图4是绘示应用于该电路布局的防止壅塞配置装置的功能方块图。如 图4所示，防止壅塞配置装置4包含分析模块40、预留模块42及布局模块44。其中，分析 模块40耦接至预留模块42 ；预留模块42耦接至布局模块44 ；分析模块40本文档来自技高网...
【技术保护点】
一种防止壅塞配置装置，应用于一电路布局，该电路布局包含多个电子元件，该防止壅塞配置装置包含：一分析模块，用以对该电路布局进行一绕线壅塞状态分析以产生一绕线壅塞状态分析结果；一预留模块，耦接至该分析模块，用以根据该绕线壅塞状态分析结果于该电路布局内相对应地配置至少一阻挡单元，使得该电路布局内形成由该至少一阻挡单元构成的一第一空间，以及一第二空间；以及一布局模块，耦接至该预留模块，用以于该第二空间布局这些电子元件，然后自该第一空间移去该至少一阻挡单元，并根据一重新配置规则于该第一空间与该第二空间重新配置这些电子元件。
【技术特征摘要】
【专利技术属性】
技术研发人员：罗振兴，卢建邦，
申请(专利权)人：晨星软件研发深圳有限公司，晨星半导体股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。