【技术实现步骤摘要】
【技术保护点】
一种基于ＦＰＧＡ的用于工业无线的多信道数据包监听的时间戳捕获系统，其特征在于，该时间戳捕获系统包括，锁相环，串口数据转换模块，串口数据识别模块，定时器，高速存储模块，发送模块和调度选通模块，其中：锁相环获取期望的频率确定定时器时钟；串口数据转换模块提供串口数据转换状态；串口数据识别模块，将连续存入的数据与起始字节进行比对，检测到起始字节，触发定时器和调度模块；定时器采用分段计数逐域递进的方式记录时间戳；高速存储模块采用异步方式存储时间戳，写时钟域部分由写地址逻辑产生写控制信号和写地址，读时钟部分由读地址逻辑产生读控制信号和读地址，比较读写地址产生满／空标志存储信道数据包。
【技术特征摘要】
【专利技术属性】
技术研发人员：严冬，王平，段江红，鲁金屏，夏伟伟，古振，田晔非，黄聃，唐小龙，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：85[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。