在基片中制造开口、通孔的方法和含该通孔的半导体器件技术

本发明专利技术涉及一种在基片（５）中制造开口的方法，所述方法包括步骤：在基片（５）的表面上提供掩模层（４０）；在掩模层（４０）中形成第一开口（１０）、第二开口（３０）和在第一开口（１０）与第二开口（３０）之间的沟道（２０），所述沟道（２０）连接第一开口（１０）和第二开口（３０），所述第二开口（３０）的面积（Ａ２）大于第一开口（１０）的面积（Ａ１）；通过各向异性的干法蚀刻，在掩模层（４０）的掩模下，在基片（５）的第一开口（１０）、第二开口（３０）和沟道（２０）处提供沟槽（１１、２１、３１）；以及密封位于沟道（２０）处的沟槽（２１），以便在所述基片（５）中形成开口。本发明专利技术的方法能够形成比使用已知方法可能形成的更深的第一开口（１０）。本发明专利技术还涉及一种在基片（５）中制造通孔的方法，其可以有利地用于三维集成电路中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种在基片中制造开口的方法，该方法包括以下步 骤在基片表面上提供掩模层；在掩模层中形成开口；以及通过各向 异性干法蚀刻，在掩模层的掩模下，在基片上的开口处形成沟槽。本专利技术还涉及一种在基片中制造通孔的方法。本专利技术还涉及一种包括这种通孔的半导体器件，以及一种包括 这种半导体器件层叠的三维集成电路。
技术介绍
这样的方法是己知的。随着CMOS按比例縮小即将走向末路， 集成电路(IC)制造商正在寻找一种替代方法来提高器件密度(每占 用面积)和性能。 一种替代方式是建立三维IC，其中在彼此的顶部 层叠多个传统IC。为了实现这样的3D-IC， 一个重要的问题是在IC 之间进行垂直互连结构。 一般认同的是，3DIC的器件层之间的垂直 互连结构的尺寸和密度对IC的性能来说是重要的。小直径和高密度 的垂直互连结构是优选的，这是因为它们在3D-IC中提供更大的布 线自由度，同时占用较少的有效硅面积。垂直互连结构通常采取通过 硅基片的通孔的形式。如今，通常采取干法蚀刻形成通过基片(如，硅(Si)基片) 的通孔。这种技术的基本限制在于通孔尺寸(直径)与通孔深度之间 的比例关系。通孔直本文档来自技高网...

【技术保护点】
一种在基片（５）中制造开口的方法，所述方法包括步骤：　在基片（５）的表面上提供掩模层（４０）；　在掩模层（４０）中形成第一开口（１０）、第二开口（３０）和在第一开口（１０）与第二开口（３０）之间的沟道（２０），所述沟道（２０）连接第一开口（１０）和第二开口（３０），所述第二开口（３０）的面积（Ａ２）大于第一开口（１０）的面积（Ａ１）；　通过各向异性干法蚀刻，在掩模层（４０）的掩模下，在基片（５）上的第一开口（１０）、第二开口（３０）和沟道（２０）处提供沟槽（１１、２１、３１）；以及　密封位于沟道（２０）处的沟槽（２１），以便在所述基片（５）中形成开口。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：菲特恩古耶恩霍安，马蒂纳斯T贝恩布鲁克，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]