D类放大器制造技术

本发明专利技术描述了一种功率放大器，该功率放大器包括：第一晶体管（Ｍ↓［ＨＳ］），其具有第一控制终端和第一主电流路径，第一主电流路径连接于第一供电终端（Ｖｄｄ）和第一节点（Ｖ↓［Ｈ］）之间；第二晶体管（Ｍ↓［ＬＳ］），其具有第二控制终端和第二主电流路径，第二主电流路径连接于第二供电终端（Ｖｓｓ）和第二节点（Ｖ↓［Ｌ］）之间；第一受控电阻器（Ｍ↓［ＨＣ］），该电阻器连接于第一节点和放大器的输出节点（Ｖｏｕｔ）之间；第二受控电阻器（Ｍ↓［ＬＣ］），该电阻器连接于第二节点和放大器的输出节点（Ｖｏｕｔ）之间；受控于第一驱动器的第一晶体管，第一驱动器包括一个电平移位电路；和受控于第二驱动器的第二晶体管，第二驱动器包括一个时延电路。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种D类放大器。
技术介绍
D类放大器由于其高效性被广泛用于现代设备中。如图la所示， 普通D类输出级包括一个高端开关MH和一个低端开关输出信 号是一系列脉冲信号，这些脉冲信号的最大值与正供电电压Vdd相 等，最小值与负供电电压(即Vss)相等。 一般来说，输出级的最大 供电电压与最大过程电压相等，并且一般由栅极击穿电压决定。源漏 电压可处理更大的电压。当供电电压必须大于最大过程电压时，可使 用如图lb所示的串联输出级。加入两个串联的晶体管(即MLC、MHC)， 这两个晶体管使供电电压在两个MOS晶体管上分配。当输出电压等 于正供电电压Vdd时，电压被分配到Mls和Mlc上，当输出电压等 于负供电电压Vss时，电压被分配到Mhs和Mhc上。已知几种用于 如图la所示的单晶体管的解决方案。应当以供电电压Vdd与Vss之 间无涡流(cross current)即无短路的方式来驱动晶体管，短路会由 于高端和低端晶体管都导通而导致。目前，有三种方法来解决这个问 题1. 在图la中的高端驱动信号Input high与低端驱动信号Input low之间加入一个时延。这样，首先低端功率晶体管M!j每被截 止；然后等待以确认低端功率晶体管截止；再导通高端晶体管(MH)，反之亦然。2. 在功率晶体管(M^和Mh)处使用交换信号检测电路来产生 表示这些晶体管何时导通或截止的信号。用这些信号驱动相对 的晶体管。3. 使用如US-A-2005/0218988中所示的零死区时间。 第一种和第二种解决方案都有一个缺点他们将使系统增加死4区时间，即两个功率晶体管Ml和MH均截止的时间。这将导致更差的性能，如音频放大器中THD的增加。使用如图lb所示的串联输出级，在上述解决方案中输出信号的 脉冲波前(flank)不受控制，这将会增加高次谐波信号，从而导致 EMI问题。此外，在输出转变期间，参考电压VtabL和VtabH必须 处理较大的尖峰电流。由于输出斜率不可控，必须处理较大的失真和EMI问题，因此 当前的解决方案存在一些缺陷。此外，串联晶体管的充电和放电将非 常快，从而导致在串联晶体管的栅极处产生较大的电流尖峰。串联晶 体管与一个内部偏压源连接。为了不大幅度地提升这些偏压，该偏压 源的输出阻抗必须很低。它将消耗供电电流。图2给出US-A-2005/0218988中提出的当前驱动器技术方案的 仿真结果。首先，考虑单功率输出级，例如具有如US-A-2005/0218988A1 中所描述的零死区时间的开关。倒相器Mdlr/Mdls和Mdhr/Mdhs驱 动图3所示的功率晶体管Ml和Mh。为了确保无涡流以及零死区时 间，倒相器的尺寸是至关重要的。在输出的转变期间，可确定几个工 作区。在这个例子中，没有负载连接到输出端。以驱动电压Vdrive 为高开始，因此输出电压Vout为高，大约为Vdd。通过将输出转变 为低，即Vout等于Vss，驱动电压Vdrive在to时刻将被设置为低。高端功率晶体管MH的总的栅极电容C^必须放电，同时低端功率晶体管ML的总的栅极电容C^必须充电。高端寄生电容Cgsh的放电将 伴随着高端功率晶体管MH的电压从最大电压到阈值电压的改变。低 端电容C^的充电将使低端晶体管ML的电压从Vss到阈值电压改变。这将决定高端放电和低端充电的驱动器分量Mdhr和M化之间的比率。这样，高端晶体管Mh截止，低端晶体管ML导通，输出电压Vout变为VSS。这由低端晶体管的充电驱动电流Id,McOs和低端晶体管ML的栅漏电容器Cdg,完成，产生线性输出变换(1一 = ^)。低端晶体 管ML的栅极电压保持在阈值电压VTL。最后，在低端栅极电压达到导致功率晶体管Mt的导通电阻最小的最大电压Vdd之前，低端栅极电压将一直上升。输出电压Vou从 VSS到Vdd的改变遵循相同的过程。当驱动器的电流独立于供电电压 时，输出的改变dV/dt也独立于供电电压。
技术实现思路
因此，需要提供一种输出电压呈线性变化并且因此EMI得以减 小的功率放大器。本专利技术通过独立权利要求来限定。从属权利要求限定了有利的实施例。该目的通过一种功率放大器实现，该功率放大器包括 第一晶体管，具有第一控制终端和第一主电流路径，第一主电流路径连接于第一供电终端与第一节点之间；第二晶体管，具有第二控制终端和第二主电流路径，第二主电流路径连接于第二供电终端和第二节点之间；第一受控电阻器，连接于放大器的第一节点和输出节点之间； 第二受控电阻器，连接于放大器的第二节点和输出节点之间； 由第一驱动器控制的第一晶体管，第一驱动器包括电平移动电路；以及由第二驱动器控制的第二晶体管，第二驱动器包括时延电路。 在已知的解决方案中，为了得到独立于供电电压的恒定的输出 变化dV/dt，驱动器电流应该独立于供电电压。这意味着功率晶体管 的驱动器的驱动信号应该有一个固定的值。为此，为了驱动高端功率 晶体管，驱动信号移位到一个更高的电平。电平移位器可以达到这个 目的。但是，这也将给高端驱动器电路的驱动信号增加一些时延。因 此，在低端路径增加一个时延来补偿这个影响。在本专利技术的一个实施例中，功率放大器还包括连接于第一控 制终端和输出节点之间的第一电容器；连接于第二控制终端与输出节 点之间的第二电容器。这样，驱动器的各个充电电流控制着输出电压。 首先，它对第一电容器或第二电容器进行充电，直到另一个串联晶体 管截止为止；其次，它对所述电容器和被驱动的开关晶体管的总的栅 极电容进行充电，从而导致两个不同的输出电压变化斜率。在本专利技术的另一个实施例中，功率放大器还包括连接于第一 控制终端和第二节点之间的第一电容器；连接于第二控制终端和第一 节点之间的第二电容器。在前一个实施例中，使用了零死区时间技术 来控制输出电压的脉冲前端。尽管如此，还可以进行改进。功率放大 器的输出信号从高到低的切换会导致高端开关晶体管截止，低端开关 晶体管导通，高端串联晶体管仍然处于它的线性区间。输出电压在低 端串联晶体管进入线性区间的时刻弯折。利用这个效果，可通过提供所述电容器完全控制输出电压。优选地，这些电容器的值与开关晶体 管的栅漏电容匹配。这将导致输出电压的线性变化，其中斜率可以由 驱动电流控制。在本专利技术的一个实施例中，第一和第二驱动器分别包括第一和 第二受控电流源，第一和第二受控电流源分别连接到电平移位电路和 时延电路，第一受控电流源向第二节点和第一节点提供电流，第二受 控电流源向第一节点和第二节点提供电流。由于在输出电压转变期间 第一和第二电容器之间电容的分配，以及晶体管的寄生电容，第一和 第二节点的电压可能增加。因此，可以从上述节点减去一个小电流， 以避免电压的这种增加。受控电流源可达到这个目的。优选地，受控电阻器是MOS晶体管，但是也可以使用双极晶体 管。第一电流源通过第一倒相器连接到电平移位电路，并且其中第二 电流源通过第二倒相器连接到时延电路。附图说明通过附图的示范性描述，以上及其他优点将是显然的，其中图la示出了现有技术的D类放大器；图lb示出了现有技术的串联D类放大器；图2详细示出了现有的D类放大器；图3示出了根据本专利技术的一种功率放大器；图4示出了根据本专利技术的功率放大器的一个实施例；图5示出了根据本发本文档来自技高网...

【技术保护点】
一种功率放大器，包括：　第一晶体管（Ｍ↓［ＨＳ］），具有第一控制终端和第一主电流路径，第一主电流路径连接于第一供电终端（Ｖｄｄ）和第一节点（Ｖ↓［Ｈ］）之间；　第二晶体管（Ｍ↓［ＬＳ］），具有第二控制终端和第二主电流路径，第二主 电流路径连接于第二供电终端（Ｖｓｓ）和第二节点（Ｖ↓［Ｌ］）之间；　第一受控电阻器（Ｍ↓［ＨＣ］），连接于放大器的第一节点和输出节点（Ｖｏｕｔ）之间；　第二受控电阻器（Ｍ↓［ＬＣ］），连接于放大器的第二节点和输出节点（Ｖｏｕｔ） 之间；　受第一驱动器控制的第一晶体管，第一驱动器包括电平移位电路；和　受第二驱动器控制的第二晶体管，第二驱动器包括时延电路。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：罗兰德巴斯滕，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]