用于DAC输出级的归于保持的切换方案制造技术

本发明专利技术涉及用于ＤＡＣ输出级的归于保持的切换方案。其中公开了一种新颖的时钟控制电路，该时钟控制电路完全去除ＤＡＣ输出波形中的符号间干扰（ＩＳＩ），而在ＤＡＣ的功率消耗和硅面积方面没有任何显著的增加。该新颖电路并不增加对放大器的转换速率和带宽的要求。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电流导引型的混合信号转换器，并具体涉及在输出级 中采用连续时间的电流电压转换电路的2>A数模转换器。
技术介绍
电流导引拓朴是在工业中实现数模转换器的常用方法。由于该方 法的简单性和灵活性，在大量组合的高速或高分辨率应用中都采用了 该拓朴。图l示出16级温度计码的电流导引型DAC IOO的典型实施 例。该DAC包含一组电流导引单元102、 104、 106和108，放大器 110， 一对反馈电阻112和114，并且在某些情况下还包含一对电容器 Cl 116和C2 118。电容器116和118有效减緩阶跃输出波形以帮助减 小放大器转换速率的要求。控制位及其补充形式的最简单的形式是D 触发器阵列的Q和QB输出端。这些D触发器的输入是数字DAC码。 该电路的运行是相当简单的，因为数字码控制有多少单元将被引导到 放大器的适当求和节点。限定DAC转换率的时钟用于经由D触发器 来同步控制位的所有输出转变。2>A数模转换器(DAC)提供以与传统尼奎斯特转换器相比相对低 的成本来实现高分辨率和低失真的装置。过去，已经有许多在其输出 级使用电流导引型拓朴的这些非常高分辨率DAC的实现结果。可以 在Douglas Mercer的标题为"A Low Power Current Steering Digital to Analog Converter in 0.18 Micron CMOS，，的论文中和Adams等人的标题为"A 113-dB SNR Oversampling DAC with Segmented Noise-Shaped Scrambling"的论文中找到这种实施的示例。上述Douglas Mercer的论文教导了解决低功率电流导引型数模 转换器设计的DC和AC失真特性的多种电路技术。起因于AC失真 Mercer的技术能应对能量耗散为IO倍的高功率DAC。Adams等人的上述论文教导了Z-A数模转换器，其以0.6微米 CMOS实施并使用6位调制器以及分段的噪声形成的加扰设计一起来 实现20kHz带宽上的113dB加权动态范围。Adams的输出级使用双 归零电路，该电路消除了由符号间干扰(ISI)引起的误差。图2示出采用电流导引型输出级的现有技术音频波段多位》A DAC 200的方块图。该转换器包含通常以128倍于输入釆样速率 Fs(Fs-48kHz)将数字输入上采样到系统的设计工作频率的上采样器 202。上采样器202的输出被输入到数字滤波器204中，该数字滤波器 对从上釆样过程获得的图像进行滤波。然后》A调制器206减小数字 滤波器的输出字宽，通常从24位减小到更易管理的大小， 一般为4 至6位。该调制基本通过将截断误差推到更高的未使用的频率区域中 而为更小字宽去掉带外噪声。接着使用二进制温度计编码器208将二 进制加权数据编码成温度计码数据。二进制温度计编码器208的输出 端是2"个元素(element)的集合，这里N是调制器输出的设计字宽。 于是该集合的每个元素将驱动该組电流单元中的一个电流单元。为了 确保这组电流单元的线性，接着使用数据选择逻辑(也叫做混合器， shuffler或加扰器，scrambler)210根据来自温度计编码器输出的数字码 来选择2N个元素的子集。通过使选定电流单元的总和经由电流电压 (I-V)转换器转换成电压而产生输出电压。元素混合器210的输出被馈 送到温度计码DAC212中。为了滤除带外噪声，通常使用后模拟滤波 器(未示出)。与电流导引型DAC有关的一个很好理解的问题是符号间干扰 (ISI)。该ISI问题是由每个电流单元传递给输出端的电流脉冲波形中 不相等的上升时间和下降时间的结果。从而，DAC输出的当前值取决于其在先值。净效应是DAC的总谐波失真(THD)和噪声性能方面的主 要降级(degradation)。诸如归零(RTZ)技术的现有技术被用于最小化ISI的影响。RTZ 的原理在图3中示出。RTZ迫使每个电流单元关断一段时间，通常为 时钟周期的一半。因此，DAC的输出总是在每个时钟周期起始处从零 开始。ISI由此被完全去除。该技术的主要缺点包括放大器中的高转 换速率、带宽要求和高功率消耗；作为归于零状态的结果而引入另外 的高频内容。另外，DAC的后续滤波级必须是非常线性(一种自我挑 战性的任务)以避免可由来自DAC的这种高动态输出引起的失真。图4示出双RTZ技术，其对彼此延迟半个时钟周期的两个RTZ 波形的输出求和。Adams等人的上述论文和标题为"Dual return-to-zero pulse encoding in a DAC output stage，，的美国专利 6,061,010教导了这种双RTZ 4支术。通过叠加理论的原理，两个无ISI 波形之和必产生一个无ISI输出。该技术的主要缺点是增加用于产生 延迟的RTZ波形的第二组电流。这种增加使硅面积加倍、消耗两倍的 功率量、并使DAC的数字和模拟接口之间的时钟方案和数据同步复 杂化。当控制位进行从1到0，和从0到1的转变时，通过确保电流单 元总是在其漏极看到相同的对称扰动，现有技术的低ISI门驱动电路 有助于减少ISI的影响。已知这类电路不能完全消除ISI。另外，当逻 辑进行转变时，其从电源汲取大的电流尖峰信号，使得这类电路不适 于低功率消耗的实施。无论上述引用的参考文献和技术的精确的价值、特征和优点如 何，它们中没有一个能获得或实现本专利技术的目的。
技术实现思路
本专利技术提供完全去除DAC输出波形中的ISI而没有DAC的功率 消耗和硅面积方面的任何显著增加的时钟控制电路和方法。另外，本 专利技术不增加如现有技术中通常见到的对放大器的转换速率和带宽的要9求。本专利技术提供消除具有多个电流单元的电流导引型DAC的I-V输 出级的符号间干扰误差的方法，其中该输出级至少包含具有求和节点 SJP和SJN的I-V放大器、反馈电阻R1和R2，以及反馈电容器C1 和C2。在该实施例中，该方法包含以下步骤(a)在输出级中将反馈 电阻Rl和R2以及电流单元与放大器的求和节点SJP和SJN断开； (b)将反馈电阻Rl和R2连接在一起以跨过输出级的输出端形成电阻 串，并当I-V放大器与电流导引型DAC的电流单元不相连时，反馈 电容器Cl和C2产生保持周期以保持I-V放大器的输出电压；(c)通 过将电流单元的输出端与电阻串的中点相连，使用I-V放大器作为緩 冲器，以在保持周期期间在电流单元的漏极维持CM电平；并且在电 流单元的输出处于保持模式时改变DAC码，以及(d)在DAC码被改变 之后，将电流单元的输出端彼此断开，并将反馈电阻和电流单元的适 当输出端重新连接回I-V转换器的求和节点。本专利技术还提供消除具有多个电流单元的电流导引型DAC的I-V 输出级的符号间干扰误差的设备，其中该输出级至少包含具有求和节 点SJP和SJN的I-V放大器、反馈电阻Rl和R2，以及反馈电容器 C1和C2。在该实施例中，该设备包含(a)在输出级中用于将反馈电 阻Rl和R2以及电流单元与》文大器的求和节点SJP和SJN断开的装 置；(b)用于将反馈电阻Rl和R2连接在一起以跨过输出级的输出端 形成电阻串，并当I-V放大器与电流导引本文档来自技高网...

【技术保护点】
一种用于消除具有多个电流单元的电流导引型ＤＡＣ的Ⅰ－Ⅴ输出级的符号间干扰误差的方法，所述输出级至少包含具有求和节点ＳＪＰ和ＳＪＮ的Ⅰ－Ⅴ放大器、反馈电阻Ｒ１和Ｒ２，以及反馈电容器Ｃ１和Ｃ２，所述方法包含以下步骤：　在所述输出级中将所述 反馈电阻Ｒ１和Ｒ２以及所述电流单元与所述放大器的所述求和节点ＳＪＰ和ＳＪＮ断开；　将所述反馈电阻Ｒ１和Ｒ２连接在一起以跨过所述输出级的输出端形成电阻串，并当所述Ⅰ－Ⅴ放大器与所述电流导引型ＤＡＣ的所述电流单元不相连时，所述反馈电容器Ｃ １和Ｃ２产生保持周期以保持所述Ⅰ－Ⅴ放大器的输出电压；　通过将所述电流单元的输出端与所述电阻串的中点相连，使用Ⅰ－Ⅴ放大器作为缓冲器，以在所述保持周期期间在所述电流单元的漏极维持ＣＭ电平；并且在所述电流单元的输出处于所述保持模式时改变 ＤＡＣ码，以及　在ＤＡＣ码被改变之后，将所述电流单元的输出端彼此断开，并将所述反馈电阻和所述电流单元的适当输出端重新连接回所述Ⅰ－Ⅴ转换器的求和节点。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：K盖延，
申请(专利权)人：阿纳洛格装置公司，
类型：发明
国别省市：US[美国]