一种电路和方法减小了在存储器阵列（１２）中由两个电源电压下降到预定值以下所引起的干扰。存储器控制逻辑（２２）使用逻辑电源域来工作。比逻辑电源域的电压高的电压响应于振荡器（１８）振荡而产生。该较高电压被用来操作存储器阵列（１２）。当逻辑电源域至少达到第一电平或值时，用存储器控制逻辑（２２）来控制振荡器（１８）的工作。当逻辑电源域在第一电平以下时，振荡器（１８）被禁用。振荡器（１８）的禁用具有防止产生较高电压的作用。这有利于在较高电压可能没有得到适当控制时防止较高电压到达存储器阵列（１２）。
【技术实现步骤摘要】
【国外来华专利技术】
本公开内容一般地涉及半导体，以及更特别地，涉及半导体数据存储器件。
技术介绍
在具有其他类型的电路的集成电路中所嵌入的半导体存储器典型地需要两种不同的电源电压来工作。第一电源电压用来给存储器的控制电路供电。这种控制电路常常以逻辑门来实现并且被供以相对低的电源电压。第二电源电压用来给存储操作(例如编程或擦除存储器)供电。该电压，尤其是用于像闪速(FLASH)存储器那样的存储器的，在幅度(magnitude)上典型地比逻辑电路所需的电源大很多。如果低值的电源电压下降到给逻辑电路供电所需的临界值以下，则可能会产生错误的逻辑信号。由于不正确的逻辑值，存储器阵列中的位单元可能会不恰当地受到典型地由电荷泵或电压倍增器产生的高电压电源的影响。高电压与存储单元的错误耦合会改变存储单元的电学特性。错误的数据可能由所改变的电学特性引起，从而产生不可靠的操作。附图说明 本专利技术以实例的方式进行说明但并不限定于附图，在所述附图中相似的参考符号表示相似的元素。附图中的元素出于简单清晰的目的进行说明而并不一定按比例描绘。 图1以框图的形式示出了根据本专利技术用于防止高电压存储干扰的存储器； 图2以局部示意图的形式示出了如在图1中所利用的主振荡器及其控制的一种形式； 图3以流程图示出了根据本专利技术用于防止存储器中的高电压存储干扰的一种方法；以及 图4以时序图示出了与图1的存储器相关的多种电压信号。具体实施例方式图1示出了具有电压干扰保护方案的存储器10。电压干扰保护防止高电压与存储器阵列12的存储位单元的非预期耦合，其中该耦合能够以非期望的方式改变存储器阵列的电学特性。存储器阵列12具有由阵列控制逻辑14所控制的多个存储位。阵列控制逻辑14在两种电源电压不同的电源下工作。第一电源电压被指定为电源域1或存储器电源域。电源域1是由多电荷泵使用以产生幅度足够大以能够编程和擦除存储器阵列12内的存储位的电压的电源电压。第二电源电压被指定为电源域2并且是逻辑电源域。第二电源电压小于第一电源电压并且具有至少高于晶体管工作电压的幅度以能够给逻辑门和逻辑电路供电。因此，第一 电源电压和第二电源电压在幅度上都没有大到足以编程或擦除存储位。阵列控制逻辑14由多个多电荷泵16来供电。多电荷泵的每个都被实现为电压倍增器电路或电荷泵电路。多电荷泵16以电源域l和电源域2的电源电压来工作。多电荷泵16的输入被耦连至单主振荡器18的输出。单主振荡器18是用来给所有多电荷泵16提供时5钟的共享的、公共的振荡器。单主振荡器18以电源域1存储电源电压来工作并且具有与主振荡器控制20的输出耦连的输入。主振荡器控制20以电源域1存储电源电压和电源域2逻辑电源电压来工作。主振荡器控制20的第一输入被连接到电源域2低电压指示器24的输出以接收低电压指示器(LVI)信号26。主振荡器控制20的第二输入被连接到存储器控制逻辑22的第一输出。存储器控制逻辑22以电源域2逻辑电源电压来工作。存储器控制逻辑22的第二输出被连接到多电荷泵16的控制输入以提供控制信号27。存储器控制逻辑22的第三输出被连接到阵列控制逻辑14的第二控制输入，以给阵列控制逻辑14提供用于与存储器阵列12的各种相互作用的控制信号29。主振荡器控制20的第二输出被连接到阵列控制逻辑14的第二输入。 工作时，存储器10起着在阵列控制逻辑14的控制下存储数据的作用。为了便于说明，到存储器阵列12的数据路径没有被示出但是按惯例的结构和工作。存储器10使用逻辑电源域(电源域2)来工作以在刚好高到能够可靠地切换逻辑晶体管的逻辑电压电平上给所示出的逻辑电路供电。该电压取决于工作过程并且目前在l伏特或更小的范围内。相反，存储器电源域(电源域1)被用来给具体的存储操作供电，例如编程操作或擦除操作。假定存储器阵列12在一种形式中被实现为闪速储存器。在这种形式中，用来实现电源域1的电压典型为3伏特或更大。该电压同样取决于工作过程并且将来可能变得更小。无论如何，电源域1的电压显著大于电源域2的电压。 在存储器IO被实现为便携式电子器件的许多应用中，便携式电池被用来给电源域1和电源域2的电源电压提供电源。因为与存储器10相关的逻辑操作比更高电压的存储操作使用更为频繁，所以用来给电源域2的电压供电的电池可能在被用于电源域1的电池之前就已耗尽。电源域2低电压指示器24被用来在电源域2电压下降到预定的最小电压值或电平以下时给出指示，其中所述最小电压值或电平是对逻辑电路进行可靠供电所必需的。当电源域2电压变得过于小的时候，低电压指示器信号26被向主振荡器控制20确证(assert)。响应于低电压指示器信号26，主振荡器控制20将不再确证之前给单主振荡器18提供的使能信号。当低电压指示器信号26不被确证时，存储器控制逻辑22则工作于适当的电压下并且给主振荡器控制20提供控制信号23。在这种情况下，存储器10在正常的电路工作中起作用并给主振荡器控制20提供用于适当控制单主振荡器18的控制信息。主振荡器18进而产生具有适当时序的时钟信号以对选择性地举升(boost)电源域l信号的多电荷泵16进行操作。存储器控制逻辑22提供控制信号27以控制多电荷泵16与阵列控制逻辑14的耦连。多电荷泵16使用电源域2以给多电荷泵16内的逻辑接口电路供电，以在由存储器控制逻辑22所使用的逻辑电源域与由多电荷泵16所使用的存储器电源域之间进行接口连接。阵列控制逻辑14从多电荷泵16接收所举升的(boost)电压并且将所举升的电源电压导引至存储器阵列12中的正确位置。 当电源域2低电压指示器24判定电源域2电压过低以致不能可靠地操作存储器控制逻辑22内的逻辑电路以及存储器10的其他逻辑电路的时候，低电压指示器信号26被确证。低电压指示器信号26的确证(assertion)会禁用主振荡器控制20。结果，到主振荡器18的使能信号不再被主振荡器控制20确证。另外，主振荡器控制20将不再确证到阵列控制逻辑14的电源域1禁止信号。在一种替代形式中，使能信号同样起着使主振荡器18完全掉电并进一步节省存储器10中的电能的作用。当主振荡器18被再次使能并加电时，6不存在与存储操作相关的同步问题。在任一种形式中，由主振荡器控制20提供的使能信号起着控制来自主振荡器18的时钟信号输出的作用。响应于电源域1禁止信号，阵列控制逻辑14解耦电源域1电源电压以免传导至存储器阵列12内的位单元的节点。应当注意，主振荡器控制20因此起着防止多电荷泵16在低电压指示器信号被确证时产生多个举升的电压的作用。如果通过直接控制单主振荡器18来避免多电荷泵电压的产生，则可以实现更多的电能节省。 图2示出了与主振荡器18及多电荷泵结合的主振荡器控制20的一种形式。主振荡器控制20没有被详细示出，因为众多常规振荡器电路中的任何一种都可以被使用。此外，没有在图2中提供电荷泵的具体细节，因为众多常规电荷泵电路中的任何一种都可以被使用。在所示出的形式中，主振荡器控制20具有电平转换电路40和电平转换电路42 。在电平转换电路40内的是P沟道晶体管44，该P沟道晶体管44具有与用于接收电源域1 (存储器电源域)的电源电压的线端连接的源极。晶体管44的漏极被连接到节点47以及N沟道晶体管46的漏极。晶体管46的本文档来自技高网...
【技术保护点】
一种对具有存储器阵列的电路进行操作的方法，包括以下步骤：使用逻辑电源域对存储器控制逻辑进行操作；响应于振荡器振荡产生比所述逻辑电源域的电压更高的电压；使用所述更高的电压来操作所述存储器阵列；当所述逻辑电源域至少处于第一电平时，用所述存储器控制逻辑来控制所述振荡器的操作；以及当所述逻辑电源域在所述第一电平以下时，禁用所述振荡器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：JS朝伊，王彦卓，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。