宽窄带一体化抄表集中器制造技术

本实用新型专利技术涉及一种宽窄带一体化抄表集中器，包括主控部分、宽带电力线载波通信模块、窄带电力线载波通信模块、抄表ＲＳ４８５接口、红外接口、调试用ＵＳＢ接口、上行ＵＡＲＴ接口和本地ＲＳ２３２接口等，宽带电力线载波通信模块通过下行Ｅｔｈｅｒｎｅｔ与主控部分连接，窄带电力线通信载波通信模块通过下行通信模块ＵＡＲＴ接口与主控部分连接。相比于常见的抄表集中器，本实用新型专利技术的有益效果在于它充分利用了建筑结构上原有的电力线缆，并且能够同时对集中式安装或非集中式安装的电能表进行抄收管理。采用该设备后，使抄表系统的复杂性降低，通用性提高。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

宽窄带一体化抄表集中器
本技术涉及一种抄表集中器，尤其是指一种基于宽、窄带电力线载波通信一 体化的抄表集中器。
技术介绍
常用抄表集中器中，主信道(上行)一般采用公用电话网(PSTN)，集中器与采集器 之间(下行)采用屏蔽双绞线(485总线)或宽带电力线通信。当在电能表为非集中式安装的老式小区进行用电信息采集的时候，不太可能采用 集中器-采集器-电能表的方式对电能表进行抄收管理，而是直接采用集中器-电能表的 方式。下行通信方式可以采用RS485，然而这种方式就不可避免的需要铺设一条RS485总 线，这可以给实际应用中带来很困难，同时也增加建设成本。同时，RS485有以下缺点1.施 工布线工作量大，网线易受人为破坏；2.线路损坏后，故障点不易查找。3.易受雷击和过电 压的影响。
技术实现思路
本技术的目的在于克服了上述缺陷，提供一种功能更齐全、可充分利用电力 线进行通信传输的抄表集中器。为解决上述技术问题，本技术包括主控部分、宽带电力线载波通信模块、窄 带电力线载波通信模块、抄表RS485接口、红外接口、调试用USB接口、上行UART接口和本 地RS232接口等，宽带电力线载波通信模块通过下行Ethernet与主控部分连接，窄带电力 线通信载波通信模块通过下行通信模块UART接口与主控部分连接。以下对本技术作进一步说明主控部分由主控CPU中央控制器和一块FPGA现 场可编程门阵列组成，根据系统的要求，除CPU中央控制器自身提供的已有接口外，还需要 扩展个以上的串口，及个以上的GPIO用来实现LCM接口、SPI接口、按键和其它输入\输出 IO接口，通过LPC接口外挂一片FPGA现场可编程门阵列的方案来进行接口扩展；上述结构中，宽带/窄带电力线载波通信模块都包括耦合电路、滤波电路、可编程 放大器、电力线载波通信CPU中央控制器，其中电力线载波通信CPU中央控制器通过可编程 放大器与滤波电路和耦合电路相连后耦合至电力线，宽带通信与窄带通信能在电力线上共 存在于它们所使用的频带不同；上述结构中，所述的滤波电路为带通滤波器，对于宽带电力线载波通信而言，截止 频率为1-34MHZ ；对于窄带电力线载波通信而言，截止频率为10K-500KHZ。本技术其改进之处在于能够针对电能表集中式安装的采用集中器-采集 器-电能表的方式对其进行抄收管理；同时可针对电能表非集中式安装的直接采用集中 器-电能表(载波表，采用窄带电力线通信)的方式对其进行抄收管理。相比于常见的抄 表集中器，本技术的有益效果在于它充分利用了建筑结构上原有的电力线缆，并且能 够同时对集中式安装或非集中式安装的电能表进行抄收管理。采用该设备后，使抄表系统的复杂性降低，通用性提高。以下结合附图及实施例对本技术做进一步的说明；附图说明图1为本技术的结构原理框图；图2为本技术设备原理框图；图3为本技术主控部分的CPU中央控制器部分及其接口示意图；图4为本技术主控部分的FPGA现场可编程门阵列部分及其接口示意图；图5为本技术主控部分CPU中央控制器的MIIO转下行Ethernet接口示意 图；图6为本技术主控部分CPU中央控制器的MIIl转上行Ethernet接口示意 图；图7为本技术主控部分FPGA现场可编程门阵列扩展的IXD屏接口示意图；图8为本技术抄表/维护RS485接口示意图；图9为本技术LED指示灯、按键电路示意图；图10为本技术红外接口、本地RS232接口和上行UART接口电路示意图图11为本技术宽带电力线通信CPU中央控制器及MII转Ethernet接口示意 图；图12为本技术宽带电力线通信的模拟前端、接收与发送电路示意图；图13为本技术宽带电力线通信的接收/发送切换电路示意图；图14为本技术窄带电力线载波通信的模拟前端芯片U4、发送端滤波电路U2 和线性驱动电路Ul示意图；图15为本技术窄带电力线载波通信CPU中央控制器示意图；图16为本技术窄带电力线通信接收滤波网络示意图；图17为本技术窄带电力线通信耦合器电路示意图。具体实施方式如图1所示，集中器包括主控部分1、宽带电力线载波通信模块6、窄带电力线载 波通信模块2、抄表RS485接口 73、红外接口 72、调试用USB接口 32、上行UART接口 33和 本地RS232接口 43等，宽带电力线载波通信模块6通过下行Ethernet42与主控部分1连 接，窄带电力线通信载波通信模块2通过下行通信模块UART接口 41与主控部分1连接。主 控部分1由主控CPU中央控制器11和一块FPGA现场可编程门阵列12组成，根据系统的要 求，除CPU中央控制器11自身提供的已有接口外，还需要扩展5个以上的串口，及40个以 上的GPIO用来实现LCM接口、SPI接口、按键71和其它输入\输出IO接口，通过LPC接口 外挂一片FPGA现场可编程门阵列的方案来进行接口扩展。如图2所示，宽带/窄带电力线载波通信模块都包括耦合电路26、滤波电路23、可 编程放大器22、电力线载波通信CPU中央控制器21。其中电力线载波通信CPU中央控制器 21通过可编程放大器22与滤波电路23和耦合电路26相连后耦合至电力线，宽带通信与窄 带通信能在电力线上共存在于它们所使用的频带不同，滤波电路23为带通滤波器，对于宽4带电力线载波通信而言，截止频率为1-34MHZ，对于窄带电力线载波通信而言，截止频率为 10K-500KHz。参见图3至图17为本技术具体实施例所涉及的电路原理图。图3所示为抄表集中器主板主控部分的CPU中央控制器Ul及其引出的各类接口 示意图。其中MII0、MII1接口分别连接上行ETHERNET和下行ETHERNET，LPC接口连接FPGA 现场可编程门阵列，LED接口连接LED灯。图4所示为抄表集中器主板主控部分的扩展FPGA现场可编程门阵列U30及其引 出的各类接口示意图。FPGA现场可编程门阵列通过LPC总线与CPU中央控制器进行连接，接 口时钟取自CPU中央控制器的PCICLK = 33MHz，接口复位信号为CPU中央控制器的PCIRST。 具体引脚连接为CPU中央控制器的18，19，20，22，23，24，25，153，159分别连接FPGA现场可 编程门阵列的 98，94，93，90，80，84，86，85，89。图5所示为MIIO转下行Ethernet接口示意图。CPU中央控制器Ul的MIIO接口 引脚 123，124，125，126，129，130，131，132，127，128，122，134，135，136，137 分别与 U9 芯片 的 21，20，19，18,6,5,4,3,16，7，22，2，1,26,25 连接。31，30 为 Ethernet 差分输入，34，33为Ethernet差分输出。图6所示为MIIl转上行Ethernet接口示意图。CPU中央控制器Ul的MIIl接口 引脚 140，141，142，143，146，147，148，149，144，145，139，150，151，136，137 分别与 U2 芯片 的 21，20，19，18,6,5,4,3,16，7，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘栋炼，
申请(专利权)人：深圳市国电科技通信有限公司，
类型：实用新型
国别省市：94[中国|深圳]