一种ＳＳＲＡＭ访问控制系统技术方案

本发明专利技术实施例提供一种ＳＳＲＡＭ访问控制系统，包括访问控制单元和多个端口，所述多个端口一端与访问控制单元相连，另一端与外界访问设备相连；访问控制单元通过分时仲裁方案为每个端口配置对ＳＳＲＡＭ的访问权限，各端口在访问权限内通过访问控制单元对ＳＳＲＡＭ进行访问；通过本发明专利技术可以有效解决外界多设备对ＳＳＲＡＭ访问冲突的问题，同时提高了ＳＳＲＡＭ访问的利用率。

【技术实现步骤摘要】

本专利技术涉及无线通信系统领域，特别是涉及一种同步静态随机存取存储器(SSRAM Synchronized Static Random Access Memory)访问控制系统及 SSRAM 访问控制方法。
技术介绍
在无线通信系统中，经常需要转发数字中频和数字信号处理器(DSPDigital Signal Processor)之间的天线数据，由于数字中频输出的天线数据是均勻连续的采样，因 此数字中频输出数据的速度相对较慢，而DSP需要在尽可能短的时间内处理这些采样值， 读取是猝发的，瞬间完成，因此DSP的读取速度是很快的，从而两个部分之间数据传输的速 度存在巨大的差异，造成了在数据传输过程中，设备的读写访问的不连贯、数据传输效率低 等问题。这就要求在数字中频和DSP之间增加存储器，这样就缓冲了两个部分之间巨大的 速度差异，进而解决了上述问题。现有技术中，通常是在场可编程门阵列(FPGA Field Programmable Gate Array) 外部增加一个SSRAM作为数据存储器，数字中频和DSP等访问设备通过FPGA对SSRAM进行 读写访问。但在具体应用中所采用的SSRAM只有一个端口，而在设备访问存储器时，会存在 多个设备同时对SSRAM进行访问的情况，这样就会出现严重的读写访问冲突的问题。在上述的应用场景中，解决单口 SSRAM读写访问冲突的方法主要有两种一种是 增加SSRAM的个数，进而增加与访问设备连接端口的数量，从根本上解决多个主设备访问 冲突的问题；另一种是使用双口 RAM，甚至是四口 RAM来增加与访问设备连接端口的数量， 从而解决访问冲突的问题。上述两种方法都能解决多个设备同时对一个存储器进行访问产生的读写冲突的 问题，但带来的缺点也是十分明显的。增加存储器的数量，相应的存储器与FPGA相连的引 脚数也会成倍增加，以SSRAM为例，4片SSRAM的引脚数就达到400个左右，这和其连接的 FPGA的用户10个数也同样增加，这就造成了 FPGA与存储器的连接关系更加复杂，FPGA规 模过大，成本也相应过高；对于双口 RAM，因为增加一个端口同样会带来引脚数加倍，因此 它的缺点同样是引脚数太多了，有200个左右，占用了中等规模的FPGA的引脚数的近一半， 连接关系过于复杂，成本也相应过高。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种SSRAM访问控制系统及其访问控制方法， 能够在不增加存储器与FPGA之间连接关系复杂程度的基础上，使用一片单端口 SSRAM来解 决多个访问设备同时访问冲突的问题。为实现上述目的，本专利技术的一个实施例提供一种SSRAM访问控制系统，包括FPGA 和SSRAM，所述系统还包括多个端口，所述FPGA上还设置有访问控制单元；其中所述多个端口中的每个端口的一端通过访问控制单元与SSRAM的端口相连接，另 一端分别与外界的访问设备相连接；4所述访问控制单元用于采用每一定时钟周期只有一个端口有权限通过访问控制 单元对SSRAM进行访问的分时仲裁方案，对每个与其相连接的端口配置访问权限。优选地，所述多个端口的访问速度之和小于或等于SSRAM端口的访问速度。优选地，所述访问控制单元包括顺序配置单元，用于为每个与其相连的端口配置在一个时钟段内可以对SSRAM 进行访问的许可权限顺序；时钟周期比例配置单元，用于配置每个端口在有权限通过访问控制单元对 SSRAM进行访问时，在一个时钟段内所占用的时钟周期比例。优选地，所述的访问控制单元与其相连接的每个端口之间还包括一个FIFO缓存， 所述FIFO缓存用于接收与外界访问设备相连接的端口需要写入的数据，在该端口有权限对SSRAM访 问时，再将FIFO缓存接收的数据写入SSRAM。优选地，所述的访问控制单元还连接有一个配置寄存器，所述配置寄存器预先配 置与外界访问设备相连接的每个端口的读取请求时刻；同时，在配置的读取请求时刻前一 个时钟周期内，将每个端口有权限对SSRAM进行访问的时刻设置为该端口有所述读取请求 的预读取时刻；所述FIFO缓存还用于接收在预读取时刻从SSRAM提前读出的数据，所述数据为该端口在读取请求时刻 需读取的数据，所述端口再将需要读取的数据从FIFO缓存读出。一种使用前述系统的SSRAM访问控制方法，访问控制单元采用每一个时钟周期只 有一个端口有权限通过访问控制单元对SSRAM单元进行访问的分时仲裁方案，对每个与其 相连接的端口配置访问权限，包括以下步骤a、所述与外界访问设备相连接的端口向访问控制单元发送对SSRAM的访问请求；b、访问控制单元接收到所述端口的访问请求后，检测该端口请求是否符合配置的 访问权限，符合时，向该端口发出访问允许；C、所述端口接收到访问许可后，在访问权限内通过访问控制单元对SSRAM进行访 问。优选地，所述各端口访问速度之和小于或等于SSRAM端口的访问速度。优选地，所述访问控制单元为每个与其相连的端口配置访问权限具体为访问控制单元配置各端口在一个时钟段内可以对SSRAM进行访问的访问许可权 限顺序，同时配置各端口在有权限通过访问控制单元对SSRAM进行访问时，在一个时钟段 内所占用的时钟周期比例。优选地，所述步骤c中，所述端口通过访问控制单元对SSRAM进行写入数据访问 时，具体为位于该端口与访问控制单元之间的FIFO缓存，接收与外界访问设备相连接的 端口需要写入的数据，在该端口有权限对SSRAM访问时，再将FIFO缓存接收的数据写入 SSRAM0优选地，所述步骤c中，所述端口通过访问控制单元对SSRAM进行读出数据访问 时，具体为5访问控制单元通过与其连接的配置寄存器，预先设置与外界访问设备相连接的每 个端口的读取请求时刻，同时在前一个时钟周期内，将此端口有权限对SSRAM进行访问的 时刻设置为该端口有所述读取请求的预读取时刻；所述位于该端口与访问控制单元之间的FIFO缓存，接收在预读取时刻从SSRAM提 前读出的数据，所述数据为该端口在读取请求时刻需读取的数据，所述端口再将需要读取 的数据从FIFO缓存读出。根据本专利技术实施例，通过访问控制单元对与其连接的多个端口预先配置访问权 限，使得在一个时钟周期内，只有一个与外界访问设备相连接的端口有权限通过访问控制 单元对SSRAM进行访问。本专利技术利用单端口 SSRAM和与访问控制单元相连接的多个端口 模拟出多端口 SSRAM的存储器，在解决了单端口 SSRAM带来的多设备同时访问冲突的问题 的同时，没有加大存储器与FPGA的连接关系复杂程度，具有结构简单、FPGA占用资源少、 SSRAM利用率高等优点。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 这些附图获得其他的附图。图1是本专利技术实施例一提供的一种SSRAM访问控制系统的结构图；图2是本专利技术实施例二提供的一种SSRAM访问控制系统的结构图；图3是本专利技术实施例二提供的多端口对SSRAM访问时序举例图；图4是本专利技术实施例三提供的一种SSRAM访问控制系统的结构图；图5是本专利技术实施例四本文档来自技高网...

【技术保护点】
一种ＳＳＲＡＭ访问控制系统，包括ＦＰＧＡ和ＳＳＲＡＭ，其特征在于，所述系统包括多个端口，所述ＦＰＧＡ上还设置有访问控制单元；其中：　　所述多个端口中的每个端口的一端通过访问控制单元与ＳＳＲＡＭ的端口相连接，另一端分别与外界的访问设备相连接；所述访问控制单元用于：采用每一定时钟周期只有一个端口有权限通过访问控制单元对ＳＳＲＡＭ进行访问的分时仲裁方案，对每个与其相连接的端口配置访问权限。

【技术特征摘要】

【专利技术属性】
技术研发人员：何梁，
申请(专利权)人：北京北方烽火科技有限公司，
类型：发明
国别省市：11[]