基于光纤和ＰＣＩ－Ｅ的高速数据采集卡制造技术

本实用新型专利技术涉及一种基于光纤和ＰＣＩ－Ｅ的高速数据采集卡。包括数据采集子板与数据传输底板，数据采集子板通过控制线和数据线与数据传输底板连接，数据传输底板通过ＰＣＩ－Ｅ接口或者光纤接口与外部设备连接。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是一种的电子设备，其主要实现的功能是通过模数转换器采集高速信号， 并且通过光纤或PCI-E接口将信号传输到存储介质进行保存的一种基于光纤和PCI-E(PCI E邓ress，计算机总线接口 )的高速数据采集卡。
技术介绍
虚拟仪器是在以通用计算机为核心的硬件平台上，由用户设计定义、具有虚拟前 面板、测试功能由测试软件实现的一种计算机仪器系统。其基本思想是在测试系统或仪器 设计中采用通用的硬件平台，使用不同的软件代替硬件进行信号的处理和分析，满足各个 用户不同的需要，即"软件就是仪器"。虚拟仪器的基本构成包括计算机、虚拟仪器软件、硬 件平台等。用户可以通过友好的图形界面操作计算机，如同操作功能相同的单台传统仪器 一样。 虚拟仪器的最关键的技术是模拟信号数字化，也就是数据采集卡的构建。随着通 讯，雷达，航天等领域里对高速信号应用的日趋广泛，相应的模拟信号的频率越来越高，这 对数据采集和存储的速度提出了更高的要求。目前的国内市场上数据采集卡的主要不足 1.采样速度不高。高速数据采集卡本身需要高难度的设计技巧和长期的设计经验 积累，国内主要厂商的产品目前最高的速度级别为100M左右，对于上Ghz的采集卡，主要依 赖外国厂商(NI. GAGE. Acqiris等) 2.传输速度瓶颈。高速数据采集产生的数据量与采样速度和位数相关，当采样速 率为1Ghz，8位采样位数时，每秒产生1GB的数据量，这意味着如果要把这1秒内采集的数 据存储下来，必须通过某种形式以lGB/s的速度高速传输到存储设备，国外目前主要厂商 的高速采集卡通常为PXI/PCI的传输接口 ，其最高速度也就100MB左右，这意味着每秒采集 的数据要抛弃90%以上，远远满足不了高速数据的传输要求，也为后续的数据分析处理造 成了困难。
技术实现思路
本专利技术为一种高速的数据采集卡，该数据采集卡的特点在于 1.采用集成模数转换芯片实现高速信号的实时采集，具有电路简洁，工作稳定的 特点 2.采用FPGA(Field-programmable gate array,现场可编程门阵列)作为主控核 心对高速信号进行实时处理 3.采用集成高精度时钟芯片产生高速采样时钟，具有调整灵活，精度高，抖动小的 特点 4.采用子板加母板的电路架构，方便扩展功能和升级 5.集成光纤传输和PCI-E传输两种高速传输方式，可以灵活选择 6.板载高速大容量存储器，可以对采集信号进行实时缓存 本专利技术的电路结构为数据采集子板通过控制线和数据线与数据传输底板连接，数据传输底板通过PCI-E接口与计算机连接，通过光纤接口与光纤设备连接。 该采集卡十分适合对高速信号的捕捉和分析，应用领域广泛。 本专利技术的有益效果在于 1.采样率最高可达到3Gsps 2.采样精度8位 3.采样数据可以暂存在板上，板上自带2GB DDR2SDRAM存储器 4.采样数据可以通过PCI-E 8X或者光纤接口输出，持续传输速度可达lGB/s 5.光纤接口支持Fibre Channel协议或者自定义协议。 6.支持外触发，外时钟 7.系统可以支持升级和扩展功能附图说明图1为数据采集卡系统组成框图。 图2为数据采集子板硬件结构示意图。 图3为数据传输底板硬件结构示意图。具体实施方式本专利技术数据采集卡系统的电路结构为数据采集子板通过控制线和数据线与数据 传输底板连接，数据传输底板通过PCI-E接口与计算机连接，通过光纤接口与光纤设备连 接。其中数据采集子板负责对外部信号进行采集和处理，处理后的数据送入数据传输底板， 底板的任务是根据输出接口的需要(PCI-E或者光纤)，将采集子板下传的数据转换为相应 协议的数据流输出。 下面介绍数据采集子板和数据传输底板的电路设计。 数据采集子板的组成如图2所示，大体上分为前端信号调理电路，高速 ADC(Analog to Digital Converter,模数转换器)，时钟发生与调理电路，触发调理电路， FPGA(现场可编程门阵列)几个部分。其中通道1连接信号调理1，通道2连接信号调理 2，外时钟连接时钟发生与调理电路，外触发连接触发调理电路，信号调理1和信号调理2与 ADC连接，ADC与FPGA连接，时钟发生与调理电路与ADC和FPGA连接，触发调理电路与FPGA 连接，FPGA与高速连接器连接。 信号采集流程如下首先外部信号通过通道1或者通道2输入本采集子板，信号调 理部分将外部信号转换为ADC允许输入的差分信号送入ADC， ADC将模拟信号转换为数字信 号，并且以总线的形式传输给FPGA ;时钟发生与调理模块在这里起到的作用是1.选择ADC 的采样时钟源(外时钟或者内时钟)，2.产生一个高频稳定的内部时钟，驱动ADC工作.触 发调理模块在这里期的作用是将外部输入的触发信号转换为FPGA可以识别的数字信号； FPGA接收到ADC的数据后，内部通过并行运算架构，将ADC的数据实时处理，加入标志位并 按照一定的格式通过高速连接器送入到底板进行进一步处理。 下面对各个部分进行描述。 l.l高速ADC 高速ADC作为数据采集子板的硬件核心，采用国家半导体公司的高速模数转换器 ADC08D1500。在每片ADC08D1500的内部集成了两路8bit的ADC，在普通工作模式下，每路 独立的对各自的输入信号进行采样，此时每路的实时采样率最高可以达到1. 5Gsps ;在ADC 自带的称为"DES(双沿采样)"模式下，内部两路ADC可以对任意一路信号进行交错采样， 从而实现3Gsps的单通道实时采样率；ADC的输出为LVDS电平的数字信号，每一路ADC的 数字输出都被分发到两路总线上，这样整片ADC—共有四路输出总线，数字输出端口可以 工作在SDR(单沿发送数据)和DDR(双沿发送数据)两种模式下，以适应后端数字处理核 心的接口速度；此外该ADC还有一些优秀的特性例如自带校准功能；可以串行或者并行控 制；1.9V单电源供电；内带高精度电压参考；故使用该ADC可以简化系统设计，从而获得最 佳性价比。 1.2前端调理电路 数据采集子板的前端调理电路使用MiniCircuit公司的高频Balun型变压器 ADTL2-18，该耦合变压器的绕组为1:1， _3dB频率范围30MHz 1800Mhz，幅度失衡为 0. 3dB，通过耦合变压器和隔直电容后，直流信号被转换为差分的交流信号。 1.3时钟发生与调理电路 数据采集子板中高速时钟产生电路采用AD公司的集成锁相环芯片AD9517。 AD9517是一个完整的集成频率合成器与时钟分配器。 AD9517内部可分为2个功能模块锁相环模块和时钟分配模块。锁相环模块在正 确的寄存器配置下，利用片内集成VCO和外接参考时钟产生一个频率稳定度较高的时钟信 号。时钟分配模块将锁相环模块产生的时钟信号配置成2对LVPECL(Low-voltage positive emitter-coupled logic,低电压正射极耦合逻辑)电平输出和2对LVDS (Low-Voltage Differential Signaling,低压差分信号)电平输出。同时，每对LVPECL输出和LVDS输出 分别共用一个模32分频器，以实现输出信号频率可调。 AD9517的所有操作均通过串口本文档来自技高网...

【技术保护点】
基于光纤和ＰＣＩ－Ｅ的高速数据采集卡，包括数据采集子板与数据传输底板，其特征在于：数据采集子板通过控制线和数据线与数据传输底板连接，数据传输底板通过ＰＣＩ－Ｅ接口或者光纤接口与外部设备连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐欣，吴佳，刘凯，李楠，
申请(专利权)人：徐欣，吴佳，刘凯，李楠，
类型：实用新型
国别省市：43[中国|湖南]