【技术实现步骤摘要】
本专利技术涉及数字低压差线性稳压器，尤其是涉及一种基于改进逐次逼近逻辑的数字低压差线性稳压器。
技术介绍
1、在电力技术日益革新的时代，电源管理历经从芯片级到系统级的革命后，物联网节点、人工智能驱动的边缘计算系统和医疗电子设备等需要实时处理海量数据的逻辑存储系统与高性能计算场景，对电源管理集成电路在能效、精度和动态适应性等方面提出了更为严苛要求。
2、数字低压差线性稳压器(digital low-dropout regulator,dldo)通过全数字化控制重构稳压机制，突破传统模拟架构固有限制，在低电压域表现出优良性能。
3、传统的dldo通常包含比较器、双向移位寄存器和mos管阵列三部分。mos管阵列由2m个mos管构成，m通常为大于等于7的整数，2m个mos管的源极均接入电源电压，漏接连接在一起用于对dldo的输出电压进行输出，每个mos管的栅极分别用于接入控制其通断的控制信号，双向移位寄存器用于输出2m个控制信号至2m个mos管。当传统的dldo工作时，比较器比较其输出电压与预设的参考电压大小，得到表示输...
【技术保护点】
1.一种基于改进逐次逼近逻辑的数字低压差线性稳压器，包括比较器和MOS管阵列，所述比较器用于对所述数字低压差线性稳压器的输出电压VOUT与预设的参考电压VREF进行比较，得到表示输出电压VOUT与参考电压VREF大小关系的比较信号CMP输出，其特征在于所述数字低压差线性稳压器还包括改进逐次逼近逻辑控制模块、采样-保持动态比较器、模数转换器和瞬态检测器，所述模数转换器内部设置有PMOS管阵列，具有比较状态和PMOS管阵列状态，当其处于比较状态时，用于对输出电压VOUT与预设的参考电压进行比较，得到表示输出电压VOUT与参考电压VREF大小关系的比较信号输出至所述改进逐次...
【技术特征摘要】
1.一种基于改进逐次逼近逻辑的数字低压差线性稳压器，包括比较器和mos管阵列，所述比较器用于对所述数字低压差线性稳压器的输出电压vout与预设的参考电压vref进行比较，得到表示输出电压vout与参考电压vref大小关系的比较信号cmp输出，其特征在于所述数字低压差线性稳压器还包括改进逐次逼近逻辑控制模块、采样-保持动态比较器、模数转换器和瞬态检测器，所述模数转换器内部设置有pmos管阵列，具有比较状态和pmos管阵列状态，当其处于比较状态时，用于对输出电压vout与预设的参考电压进行比较，得到表示输出电压vout与参考电压vref大小关系的比较信号输出至所述改进逐次逼近逻辑控制模块，此时输出电压vout为所述mos管阵列输出的电压，当其处于pmos管阵列状态时，用于输出电压与所述mos管阵列输出的电压叠加，此时输出电压vout为所述模数转换器输出的电压和所述mos管阵列输出的电压之和；所述改进逐次逼近逻辑控制模块用于控制所述模数转换器的状态切换、所述采样-保持动态比较器工作与否以及所述mos管阵列的内部通断状态，所述改进逐次逼近逻辑控制模块具有估计二分搜索模式、逆向二分搜索模式、双向搜索模式与冻结模式；当所述改进逐次逼近逻辑控制模块处于估计二分搜索模式时，根据所述模数转换器输出的比较信号确定是否从估计二分搜索模式切换至逆向二分搜索模式，如果否，则根据所述模数转换器输出的比较信号确定二分搜索策略初始搜索位数后，采用二分搜索策略，根据所述比较器输出的比较信号cmp进行迭代，控制所述mos管阵列的内部通断状态；当所述改进逐次逼近逻辑控制模块处于逆向二分搜索模式时，根据所述模数转换器输出的比较信号，采取低位到高位的搜索顺序采用二分搜索策略控制所述mos管阵列的的内部通断状态；当所述改进逐次逼近逻辑控制模块处于双向搜索模式时，根据所述模数转换器输出的比较信号，采用双向搜索策略控制所述mos管阵列的内部通断状态以及所述模数转换器内部的pmos管阵列的通断状态；当所述改进逐次逼近逻辑控制模块进入冻结模式时，保持所述mos管阵列以及所述模数转换器当前状态不变化，并控制所述采样-保持动态比较器开始工作；当所述改进逐次逼近逻辑控制模块处于非冻结模式时，控制所述采样-保持动态比较器不工作；所述瞬态检测器用于对所述数字低压差线性稳压器的输出电压vout瞬态变化进行检测，并将检测结果发送给所述改进逐次逼近逻辑控制模块，控制所述改进逐次逼近逻辑控制模块进入估计二分搜索模式或保持其当前模式不变；所述采样-保持动态比较器用于在工作时检测输出电压vout是否产生变化，并将检测结果输出至所述改进逐次逼近逻辑控制模块，控制所述改进逐次逼近逻辑控制模块保持冻结模式或进入双向搜索模式。
2.根据权利要求1所述一种基于改进逐次逼近逻辑的数字低压差线性稳压器，其特征在于所述瞬态检测器输出的检测结果包括表示输出电压vout是否下冲的下冲信号droop以及表示输出电压vout是否上冲的上冲信号up，当下冲信号droop和上冲信号up中任意一个为脉冲信号时，所述改进逐次逼近逻辑控制模块进入估计二分搜索模式，当下冲信号droop和上冲信号up均为低电平信号时，所述改进逐次逼近逻辑控制模块保持其当前模式不变；所述mos管阵列包括小尺寸pmos管阵列和大尺寸pmos管阵列；所述小尺寸pmos管阵列由28个pmos管构成，且该28个pmos管的宽长比均为100n/30n；所述大尺寸pmos管阵列由28个pmos管构成，且该28个pmos管的宽长比均为800n/30n；所述小尺寸pmos管阵列的28个pmos管和所述大尺寸pmos管阵列的28个pmos管的源极均接入电源电压vdd，栅极分别与所述改进逐次逼近逻辑控制模块连接，漏接连接在一起，用于输出电压；所述改进逐次逼近逻辑控制模块输出控制信号c<255:0>控制所述大尺寸pmos管阵列中28个pmos管的通断，输出控制信号s<255:0>控制所述小尺寸pmos管阵列中28个pmos管的通断，控制信号c<255:0>和控制信号s<255:0>均为256位的二进制数据，控制信号c<255:0>的256位数据一一对应输出至所述大尺寸pmos管阵列中28个pmos管的栅极，控制信号s<255:0>的256位数据一一对应输出至所述小尺寸pmos管阵列中28个pmos管的栅极；当所述mos管阵列中某个pmos管的栅极接入1时，该pmos管关断，接入0时，该pmos管导通；将所述模数转换器输出的比较信号记为cmp<5:0>，将所述模数转换器接入的参考电压记为vref<5:0>，vref<5:0>包括6路参考电压vref<0>至vref<5>；所述模数转换器内部设置的pmos管阵列由12个pmos管构成，且该12个pmos管的宽长比均为100n/30n；所述模数转换器内部设置的pmos管阵列的12个pmos的源极均接入电源电压vdd，栅极分别与所述改进逐次逼近逻辑控制模块连接，漏接连接在一起，用于输出电压与所述mos管阵列输出的电压叠加，以调整输出电压vout；所述改进逐次逼近逻辑控制模块输出控制信号code<5:0>控制所述模数转换器的pmos管阵列的12个pmos管的通断，控制信号code<5:0>为6位的二进制数据，每位二进制数据控制2个pmos管的通断，控制信号code<5:0>的6位数据一一对应输出至所述模数转换器的pmos管阵列的12个pmos管的栅极。
3.根据权利要求2所述一种基于改进逐次逼近逻辑的数字低压差线性稳压器，其特征在于将所述采样-保持动态比较器输出的检测结果称为扰动信号rd，所述改进逐次逼近逻辑控制模块输出控制信号st控制所述采样-保持动态比较器是否工作，当所述控制信号st为低电平时，所述采样-保持动态比较器开始工作，输出表示输出电压vout是否发生变化的扰动信号rd至所述改进逐次逼近逻辑控制模块，当所述控制信号st为高电平时，所述采样-保持动态比较器不工作；所述改进逐次逼近逻辑控制模块输出控制信号ct控制所述模数转换器的状态，当所述改进逐次逼近逻辑控制模块处于估计二分搜索模式时，输出的控制信号ct为低电平，此时控制所述模数转换器进入比较状态，当所述改进逐次逼近逻辑控制模块出于逆向二分搜索模式、双向搜索模式或冻结模式时，输出的控制信号ct为高电平，此时控制所述模数转换器进入pmos管阵列状态。
4.根据权利要求3所述一种基于改进逐次逼近逻辑的数字低压差线性稳压器，其特征在于当所述改进逐次逼近逻辑控制模块处于估计二分搜索模式时，保持当前控制信号s<255:0>和当前控制信号code<5:0>不变，同时，如果cmp<5:0>为6’b000111，此时所述改进逐次逼近逻辑控制模块从估计二分搜索模式切换至逆向二分搜索模式；如果cmp<5:0>为6’b111111，且比较信号cmp为1，此时所述改进逐次逼近逻辑控制模块采用二分搜索策略，将其初始搜索位数设定为第7位，根据比较信号cmp的当前值进行升码迭代，对控制信号c<255:0>进行更新，改变所述大尺寸pmos阵列的通断状态，从而实现输出电压vout的调整；如果cmp<5:0>为6’b000000，且比较信号cmp为0，此时所述改进逐次逼近逻辑控制模块采用二分搜索策略，将其初始搜索位数设定为第6位，根据比较信号cmp的当前值进行降码迭代，对控制信号c<255:0>进行更新，改变所述大尺寸pmos阵列的通断状态，从而实现输出电压vout的调整；如果cmp<5:0>为6’b011111，且比较信号cmp为1，此时所述改进逐次逼近逻辑控制模块采用二分搜索策略，将其初始搜索位数设定为第5位，根据比较信号cmp的当前值进行升码迭代，对控制信号c<255:0>进行更新，改变所述大尺寸pmos阵列的通断状态，从而实现输出电压vout的调整；如果cmp<5:0>为6’b000011，且比较信号cmp为0，此时所述改进逐次逼近逻辑控制模块采用二分搜索策略，将其初始搜索位数设定为第5位，根据比较信号cmp的当前值进行降码迭代，对控制信号c<255:0>进行更新，改变所述大尺寸pmos阵列的通断状态，从而实现输出电压vout的调整；如果cmp<5:0>为6’b001111，且比较信号cmp为1，此时所述改进逐次逼近逻辑控制模块采用二分搜索策略，将其初始搜索位数设定为第4位，根据比较信号cmp的当前值进行升码迭代，对控制信号c<255:0>进行更新，改变所述大尺寸pmos阵列的通断状态，从而实现输出电压vout的调整；如果cmp<5:0>为6’b000011，且比较信号cmp为0，此时所述改进逐次逼近逻辑控制模块采用二分搜索策略，将其初始搜索位数设定为第4位，根据比较信号cmp的当前值进行降码迭代，对控制信号c<255:0>进行更新，改变所述大尺寸pmos阵列的通断状态，从而实现输出电压vout的调整；
5.根据权利要求4所述一种基于改进逐次逼近逻辑的数字低压差线性稳压器，其特征在于还包括偏置电压产生电路，所述偏置电压产生电路用于产生两个偏置电压vbias_d和vbias_u，其中，vbias_d输出至所述模数转换器vbias_d和vbias_u输出至所述瞬态检测器。
6.根据权利要求5所述一种基于改进逐次逼近逻辑的数字低压差线性稳压器，其特征在于所述模数转换器具有四个输入端、一个输出端和一个输入输出端，将其四个输入端分别称为其第一输入端、第二输入端、第三输入端和第四输入端，所述模数转换器的第一输入端用于接入参考电压vref<5:0>，第二输入端用于接入偏置电压vbias_d，第三输入端用于接入控制信号ct，第四输入端用于接入控制信号code<5:0>，输入输出端用于在所述模数转换器处于比较状态时接入输出电压vout或在所述模数转换器处于pmos管阵列状态时输出电压与所述mos管阵列输出的电压叠加，输出端用于输出比较信号cmp<5:0>；所述模数转换器包括6个模数转换单元，每个模数转换单元均具有四个输入端、一个输出端和一个输入输出端，将其四个输入端分别称为其第一输入端、第二输入端、第三输入端和第四输入端，6个模数转换单元的第一输入端构成所述模数转换器的第一输入端；6个模数转换单元的第二输入端连接，且其连接端为所述模数转换器的第二输入端；6个模数转换单元的第三输入端连接，且其连接端为所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。