【技术实现步骤摘要】
本专利技术涉及集成电路设计，具体是一种基于齐纳二极管的低噪声基准电路。
技术介绍
0、技术背景
1、齐纳二极管的工艺创新使得齐纳二极管在反向击穿区的输出电压噪声较低，且不易受封装应力的影响，在热迟滞、长期漂移等指标上有明显的优势。但齐纳二极管偏置电流易受温度影响，导致齐纳二极管的电压随温度变化呈正相关性，随温度变化的偏置电流会引起齐纳二极管反向击穿区的电压随温度变化呈现非线性，这种非线性变化最终导致基准电源电路输出精度降低、噪音增大。简单的基于齐纳二极管的稳压电路，难以满足日益发展的高、精、尖的控制电路要求。为确保齐纳二极管工作于反向击穿区呈现线性状态并稳定运行。本专利技术的一种基于齐纳二极管的低噪声基准电路，由ptat电流产生电路、ctat电流产生电路、温度系数消除电路构成，齐纳二极管采用内置偏置电流，电路充分利用不同元器件的正、负温度特性相互抵消，实现整体电路具有零温度系数特征，同时设计负反馈电路实时修正齐纳二极管的工作状态，确保了齐纳二极管工作呈现线性状态并稳定运行。
技术实现思路<...
【技术保护点】
1.一种基于齐纳二极管的低噪声基准电路，包括PTAT电流产生电路、CTAT电流产生电路、温度系数消除电路，其特征在于：
2.根据权利要求1所述的一种基于齐纳二极管的低噪声基准电路，其特征在于：PTAT电流产生电路包括：PMOS管MP1、MP2、MP3、MP4，NMOS管MN1、MN2、MN3，PNP三极管Q1、Q2、Q3、Q4以及电阻R1、R2、R3构成；PMOS管MP3源极与输入电源VDD相连接，MP3栅极与MP3漏极、MP4源极；PMOS管MP4栅极与MP4漏极、NMOS管MN3漏极相连接；NMOS管MN3栅极与PMOS管MP2漏极、三极管Q2集电极相...
【技术特征摘要】
1.一种基于齐纳二极管的低噪声基准电路，包括ptat电流产生电路、ctat电流产生电路、温度系数消除电路，其特征在于：
2.根据权利要求1所述的一种基于齐纳二极管的低噪声基准电路，其特征在于：ptat电流产生电路包括：pmos管mp1、mp2、mp3、mp4，nmos管mn1、mn2、mn3，pnp三极管q1、q2、q3、q4以及电阻r1、r2、r3构成；pmos管mp3源极与输入电源vdd相连接，mp3栅极与mp3漏极、mp4源极；pmos管mp4栅极与mp4漏极、nmos管mn3漏极相连接；nmos管mn3栅极与pmos管mp2漏极、三极管q2集电极相连接，nmos管mn3源极与电阻r3一端、三极管q2基极相连接；pmos管mp1源极与mp2源极相连作为参考节点b，pmos管mp1栅极与mp2栅极相连接；pmos管mp1漏极与三极管q1集电极相连接；pmos管mp2漏极与三极管q2集电极、nmos管mn3栅极相连接；电阻r3端与nmos管mn3源极、三极管q2基极相连接，电阻r3另一端与nmos管mn1漏极、mn1栅极、mn2栅极、三极管q1基极相连接；三极管q1发射极与q2发射极、nmos管mn2漏极相连接；nmos管mn1源极与三极管q3集电极、q3基极、q4基极相连接；nmos管mn2源极与三极管q4集电极相连接；三极管q3发射极与电阻r1一端相连接，电阻r1另一端与输入电源0v相连接；三极管q4发射极与电阻r2一端相连接；电阻r2另一端与电源0v相连接。
3.根据权利要求1所述的一种基于齐纳二极管的低噪声基准电路，其特征在于：ctat电流产生电路由pmos管mp7、mp8、mp11、mp12、nmos管mn4、pnp三极管q5、电阻r4构成；pmos管mp7源极与输入电源vdd相连接，mp7栅极与温度系数消除电路mp5栅极、ptat电流产生电路mp3栅极相连接，mp7漏极与mp8源极相连接；mp8栅极与温度系数消除电路mp6栅极、ptat电流产生电路mp4栅极相连接，mp8漏极与三极管q5集电极、mn4栅极相连接；三极管q5基极与mn4源极、电阻r4一端相连接，三极管q5发射极与输入电源0v相连接；pmos管mp11源极与输入电源vdd相连接，...
【专利技术属性】
技术研发人员：唐兴刚，杭晋文，童紫平，吴传奇，李孟窈，徐福彬，贺克军，秦关明，孙江东，邵爽，
申请(专利权)人：华东光电集成器件研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。