一种集成式高压半导体器件结构及其制作方法技术

本申请公开的属于半导体技术领域，具体为一种集成式高压半导体器件结构，包括器件元胞单元，所述器件元胞单元包括漏极金属、设置在漏极金属上的衬底、设置在衬底上的外延层、设置在外延层上的P‑body基区、设置在P‑body基区上的第一P+区和N+区、设置在第一P+区上的源级金属，所述外延层、P‑body基区、外延层以及N+区的内部均开设有沟槽，且沟槽中设置有栅极部；本申请采用凸字形主栅极，凸字形主栅与多根辅助栅共同形成更平滑、更分散的栅–漂移区边缘轮廓，能有效降低沟槽角部和栅氧薄弱点处的局部电场极值，减轻长期高场应力下的氧化层退化和击穿风险。

【技术实现步骤摘要】

本申请涉及半导体，具体为一种集成式高压半导体器件结构及其制作方法。

技术介绍

1、高压半导体器件是指专门设计用于承受几百伏特（v）到几千伏特（kv）甚至更高工作电压的半导体器件，mosfet属于其中一种，广泛适用于汽车电子、光伏新能源、人工智能、服务器、电脑、工业电源、家用电器等各种高压领域。

2、目前的mosfet架构随着沟槽深度和单元密度提升，芯片内部的热阻增大，散热路径受限，沟槽型mosfet更易产生局部“热点”。自发热导致结温上升，进而使导通电阻增大，饱和电流下降，严重时甚至引发热失控，并且在功率开关或反向恢复过程中，mosfet常承受重复的雪崩应力。沟槽结构虽然在导通损耗上有优势，但在重复承受雪崩浪涌（尤其是低压应用中）时，器件易出现可靠性退化，寿命缩短。

技术实现思路

1、本申请的目的在于提供一种集成式高压半导体器件结构及其制作方法，以解决上述
技术介绍
中提出的问题。

2、为实现上述目的，本申请提供如下技术方案：一种集成式高压半导体器件结构，包括器件元胞单元，所述器件元胞单元本文档来自技高网...

【技术保护点】

1.一种集成式高压半导体器件结构，包括器件元胞单元，其特征在于：所述器件元胞单元包括漏极金属（1）、设置在漏极金属（1）上的衬底（2）、设置在衬底（2）上的外延层（3）、设置在外延层（3）上的P-body基区（4）、设置在P-body基区（4）上的第一P+区（5）和N+区（6）、设置在第一P+区（5）上的源级金属（7），所述外延层（3）、P-body基区（4）、外延层（3）以及N+区（6）的内部均开设有沟槽，且沟槽中设置有栅极部（8）；

2.根据权利要求1所述的一种集成式高压半导体器件结构，其特征在于：所述主栅极（81）呈凸字形，且辅助栅极（82）为多个并垂直均布排列在主栅极...

【技术特征摘要】

1.一种集成式高压半导体器件结构，包括器件元胞单元，其特征在于：所述器件元胞单元包括漏极金属（1）、设置在漏极金属（1）上的衬底（2）、设置在衬底（2）上的外延层（3）、设置在外延层（3）上的p-body基区（4）、设置在p-body基区（4）上的第一p+区（5）和n+区（6）、设置在第一p+区（5）上的源级金属（7），所述外延层（3）、p-body基区（4）、外延层（3）以及n+区（6）的内部均开设有沟槽，且沟槽中设置有栅极部（8）；

2.根据权利要求1所述的一种集成式高压半导体器件结构，其特征在于：所述主栅极（81）呈凸字形，且辅助栅极（82）为多个并垂直均布排列在主栅极（81）的上端。

3.根据权利要求2所述的一种集成式高压半导体器件结构，其特征在于：所述主栅极（81）与多个辅助栅极（82）共同形成平滑、分散的栅-漂移区边缘轮廓，用于降低沟槽角部和栅氧薄弱点处的局部电场极值。

4.根据权利要求3所述的一种集成式高压半导体器件结构，其特征在于：所述栅极部（8）与沟槽之间设置有氧化部（9）。

5.根据权利要求4所述的一种集成式高压半导体器件结构，其特征在于：所...

【专利技术属性】
技术研发人员：丘展富，
申请(专利权)人：深圳市芯控源电子科技有限公司，
类型：发明
国别省市：