用于半导体中介层制程的中介层电子模组及其制造方法技术

本发明专利技术涉及一种用于半导体中介层制程的中介层电子模组及其制造方法，所述的中介层电子模组包括有一硅基材、一胶脂层及至少一针脚，所述的硅基材采用硅材质作为基底，并具有一定厚度及包括有至少两个表面，所述胶脂层均匀分布并结合在硅基材表面，并具有一胶层厚度，以及本发明专利技术涉及制造上述中介层电子模组的制造方法；本发明专利技术通过前述的中介层电子模组及制造方法可以大幅降低生产过程中的耗损率及提高生产效率及良率，以达到节省生产成本的效果。

【技术实现步骤摘要】

本专利技术涉及半导体生产及制造领域，尤其涉及一种用于半导体中介层制程的中介层电子模组及其制造方法。

技术介绍

1、半导体因愈来愈高速及继续缩小体积的需求，不断地开发更为精细的制程，对于制程不断推进至3纳米、2纳米之余，现行的封装制程已经逐渐无法满足，因此，市场上开始推出cowos(chip-on-wafer-on-substrate)的封装技术，可以拆成「cow」、「wos」两个面向，cow(chip-on-wafer)指将晶片堆叠，而wos(wafer-on-substrate)则是把晶片堆叠在基板上，cowos的意思就是把晶片堆叠起来，并封装在基板上。

2、其中，2.5d封装主流为众人所知悉的台积电推行的封装技术，其是以水平堆叠的方式将半导体晶片放在中介层之上，最后再通过封装制程连接到底层的基板上，让多颗晶片可以封装一起，达到封装体积小、功耗低、引脚少的效果。

3、现行封装技术当中，有关中介层的技术方式如图13至图17所示，首先，如图13a、图13b所示，将胶膜f贴附于针脚定位模具d的底部，并将预成形的针脚p置放于针脚定位模具d本文档来自技高网...

【技术保护点】

1.一种用于半导体中介层制程的中介层电子模组，其特征在于，包括：

2.如权利要求1所述的用于半导体中介层制程的中介层电子模组，其特征在于，所述中介层电子模组可以设置多个针脚，各针脚的连接高度相同。

3.如权利要求1所述的用于半导体中介层制程的中介层电子模组，其特征在于，所述至少一针脚以一端接触到硅基材的第一表面。

4.一种用于制备权利要求1至3中任一项所述的用于半导体中介层制程的中介层电子模组的制造方法，其特征在于，包括：

5.如权利要求4所述的用于半导体中介层制程的中介层电子模组的制造方法，其特征在于，在硅基材黏着步骤中，硅基材依据欲切割...

【技术特征摘要】

1.一种用于半导体中介层制程的中介层电子模组，其特征在于，包括：

2.如权利要求1所述的用于半导体中介层制程的中介层电子模组，其特征在于，所述中介层电子模组可以设置多个针脚，各针脚的连接高度相同。

3.如权利要求1所述的用于半导体中介层制程的中介层电子模组，其特征在于，所述至少一针脚以一端接触到硅基材的第一表面。

4.一种用于制备权利要求1至3中任一项所述的用于半导体中介层制程的中介层电子模组的制造方法，其特征在于，包括：

5.如权利要求4所述的用于半导体中介层制程的中介层电子模组的制造方法，其特征在于，在硅基材黏着步骤中，硅基材依据欲切割的大小进行切割作业成形为所述的作业块。

6.如权利要求4所述的用于半导体中介层制程的中介层电子模组的制造方法，其特征在于，在模...

【专利技术属性】
技术研发人员：徐幸暄，
申请(专利权)人：北京比格博思信息技术有限公司，
类型：发明
国别省市：