用于非易失性两端存储器的预充电电路以及预充电方法技术

本申请公开了一种用于非易失性两端存储器的预充电电路以及预充电方法。其中，非易失性两端存储器包括M*N个非易失性两端存储部组成的存储阵列，M和N均为大于或等于1的整数；存储阵列中，每列的非易失性两端存储部连接至同一位线；预充电电路包括：预充电电压生成模块和预充电模块；预充电电压生成模块被配置为响应于接收到的预充电信号生成预充电电压；预充电模块的输入端与预充电电压生成模块连接；预充电模块的第一输出端与存储阵列中的每一位线的第一端连接；预充电模块的第二输出端与存储阵列中的每一位线的第二端连接；预充电模块被配置为响应于预充电信号，通过目标位线的第一端和第二端对目标位线施加预充电电压。缩短了预充电时间。

【技术实现步骤摘要】

本申请一般涉及半导体领域。更具体地，本申请涉及一种用于非易失性两端存储器的预充电电路以及预充电方法。

技术介绍

1、所谓非易失性两端存储器，例如阻变存储器(resistive random access memory，rram)是一种存储元件，在断电后仍能保存数据，因此被广泛用于存储数据。非易失性两端存储器包括多个非易失性两端存储单元，从非易失性两端存储器进行数据读取时，一般是通过测量非易失性两端存储器中目标非易失性两端存储单元的电阻值来完成，传统的非易失性两端存储器的读出电路是借助一个电流源，将rram的电阻值转换成电压，进而对目标非易失性两端存储单元的电压与设定的参考电压进行比较，得到目标非易失性两端存储单元的数据。

2、但是非易失性两端存储器的数据读取时间会受到寄生效应(由于半导体材料、结构布局或者制造工艺等引入额外的电学特征(例如，电阻、电容、电感等，为适应寄生效应的描述，记为寄生电阻、寄生电容和寄生电感))的影响，即在进行数据读取时，需要先对非易失性两端存储器进行预充电，而由于寄生电容、寄生电阻等的存在，会导致预充电时间变长。并且随着本文档来自技高网...

【技术保护点】

1.一种用于非易失性两端存储器的预充电电路，其特征在于，所述非易失性两端存储器包括M*N个非易失性两端存储部组成的存储阵列；所述非易失性两端存储部包括：非易失性两端存储单元以及与所述非易失性两端存储单元连接的开关器件；所述存储阵列中，每列的非易失性两端存储部连接至同一位线，M和N均为大于或等于1的整数；

2.根据权利要求1所述的预充电电路，其特征在于，所述预充电模块包括：M个第一开关部和M个第二开关部；其中，M个第一开关部与M条位线一一对应，M个第二开关部与M条位线一一对应；

3.根据权利要求2所述的预充电电路，其特征在于，所述预充电模块的第一输出端为每个第一开关...

【技术特征摘要】

1.一种用于非易失性两端存储器的预充电电路，其特征在于，所述非易失性两端存储器包括m*n个非易失性两端存储部组成的存储阵列；所述非易失性两端存储部包括：非易失性两端存储单元以及与所述非易失性两端存储单元连接的开关器件；所述存储阵列中，每列的非易失性两端存储部连接至同一位线，m和n均为大于或等于1的整数；

2.根据权利要求1所述的预充电电路，其特征在于，所述预充电模块包括：m个第一开关部和m个第二开关部；其中，m个第一开关部与m条位线一一对应，m个第二开关部与m条位线一一对应；

3.根据权利要求2所述的预充电电路，其特征在于，所述预充电模块的第一输出端为每个第一开关部的输出端，所述第二输出端为每个第二开关部的输出端；

4.根据权利要求2所述的预充电电路，其特征在于，所述第一开关部由n型mos管或者p型mos管实现；所述第二开关部由n型mos管或者p型mos管实现。

5.根据权利要求2所述的预充电电路，其特征在于，所述预充电模块还包括：第三开关部，所述第三开关部被配置控制所述预充电电路的通断；所述预充电模块的输入端为所述第三开关部的第一端；所述第三开关部的数量为1个；

6.根据权利要求2所述的预充电电路，其特征在于，所述预充电模块还包括：第三开关部，所述第三开关部被配置控制所述预充电电路的通断，所述预充电模块的输入端为所述第三开关部的第一端；所述第三开关部的数量为2个；

7.根据权利要求5或6所述的预充电电路，其特征在于，所述第三开关部由n型mos管或者p型mos管实现。

8.根据权利要求1所述的预充电电路，其特征在于，所述非易失性两端存储器还包括：控制模块，所述控制模块被配置为接收外部的读使能信号并...

【专利技术属性】
技术研发人员：吕艺，张永伟，孙玉晴，龚刚，
申请(专利权)人：昕原半导体上海有限公司，
类型：发明
国别省市：