用于闪存器件制造中的工艺方法技术

技术编号:46117330 阅读:10 留言:0更新日期:2025-08-15 19:53
本申请公开了一种用于闪存器件制造中的工艺方法,包括:在衬底上形成耦合氧化物层,该耦合氧化物层的厚度为50埃至150埃;在耦合氧化物层上形成浮栅多晶硅层,浮栅多晶硅层用于制备闪存的浮栅;在浮栅多晶硅层上形成保护氧化物层,保护氧化物层用于在后续的湿法刻蚀工艺中保护浮栅多晶硅层;在保护氧化物层上形成氮化物层;通过湿法刻蚀工艺去除氮化物层。本申请通过在闪存器件制造过程中,在形成浮栅多晶硅层后,在浮栅多晶硅上形成保护氧化物层,从而能够在后续的湿法刻蚀工艺中保护浮栅多晶硅层,避免浮栅多晶硅层产生缺陷和损伤,提高了浮栅多晶硅层的均一性,改善了器件的字线、控制栅对浮栅的耦合性,改善了器件的漏电流现象。

【技术实现步骤摘要】

本申请涉及半导体器件及集成电路,尤其涉及一种用于闪存器件制造中的工艺方法


技术介绍

1、在非易失性存储器(non-volatile memory,nvm)中,闪存(flash)器件由于具有低成本、低功耗、存取速度快的优点得到了广泛的应用。

2、闪存器件在工作时有写(program)、擦(erase)、读(read)三种基本操作,其中比较常用的是采用发生在浮栅(floating gate,fg)和字线(word line,wl)之间的福勒诺海(fowler nordheim,f-n)遂穿来实现浮栅中电子的擦除,而浮栅的尖端结构辅助f-n隧穿具有低电压、高电场、速度快、电流小、功耗低的优势。

3、对于闪存器件来说,形成于衬底上的耦合氧化物层(coupling oxide),以及形成于浮栅上的氧化物层的厚度都是关键的参数。耦合氧化物层如果具有较厚的厚度利于阻止浮栅漏电(fg leakage),且数据保存(data retention)能力较强,但是器件元胞的编程(cell program)速度较慢;而当耦合氧化物层较薄时则容易发生浮栅漏本文档来自技高网...

【技术保护点】

1.一种用于闪存器件制造中的工艺方法,其特征在于,包括:

2.根据权利要求1所述的方法,其特征在于,所述保护氧化物层的厚度为20埃至50埃。

3.根据权利要求2所述的方法,其特征在于,所述在所述保护氧化物层上形成氮化物层,包括:

4.根据权利要求2所述的方法,其特征在于,所述在所述氧化物层上形成氮化物层,包括:

5.根据权利要求1至4任一所述的方法,其特征在于,所述在衬底上形成耦合氧化物层,包括:

6.根据权利要求5所述的方法,其特征在于,所述第一氧化物层的厚度为150埃至450埃。

【技术特征摘要】

1.一种用于闪存器件制造中的工艺方法,其特征在于,包括:

2.根据权利要求1所述的方法,其特征在于,所述保护氧化物层的厚度为20埃至50埃。

3.根据权利要求2所述的方法,其特征在于,所述在所述保护氧化物层上形成氮化物层,包括:

4.根据...

【专利技术属性】
技术研发人员:李番番李涛那子玉杨德明张广冰杜明锋赵正元
申请(专利权)人:华虹半导体无锡有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1