基于半浮栅的像素器件及其制造方法、图像传感器技术

本发明专利技术提供一种基于半浮栅的像素器件及其制造方法、图像传感器，包括深阱和沟槽晶体管；沟槽晶体管的有源区与深阱紧邻，源极位于有源区的顶部表面，且通过半浮栅与深阱相隔开；漏极位于深阱远离有源区的一侧顶部表面；半浮栅覆盖深阱的部分表面，部分嵌入所述有源区，通过第一氧化层与深阱的侧壁和有源区相隔开。通过深阱作为光电二极管，使得在深阱暴露于光源时载流子产生光电流，空穴被半浮栅收集引起电势发生变化，进而得到光照信息。该像素器件通过单个晶体管即可实现单个像素的全部操作，有效提高了像素感光面积，且该像素器件的制造工艺与标准CMOS技术完全兼容，解决了如何在现有CMOS制造工艺的基础上制造具有强光响应的1T像素器件的问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造，特别涉及一种基于半浮栅的像素器件及其制造方法、图像传感器。

技术介绍

1、随着cmos图像传感器（cis）在新能源汽车和智能手机等领域的广泛应用，其市场需求显著增长。这一趋势推动了对更高集成度、更强光敏性以及更高动态范围的图像传感器的需求。传统的图像传感器的像素通常包括一个光电二极管和多个晶体管（如3t1p和4t1p结构），这便导致图像传感器中像素阵列占用较大的芯片面积，限制了cis的高集成度发展。

2、为了缩小图像传感器中像素的尺寸，减少像素内晶体管的数量是一种有效方法。其中，单晶体管有源像素传感器（1t-aps）作为一种创新的解决方案，展示了其紧凑的设计优势，能够显著减小像素尺寸并提高填充因子。与之相关的技术例如基于金属氧化物半导体场效应晶体管（mosfet）的1t电荷调制技术、1t隧穿场效应晶体管技术、采用锗光栅的1t光电晶体管技术，以及基于绝缘体上硅（soi）的1t器件技术等。

3、然而，现有的1t器件技术因其特殊结构或使用的材料，无法与现有标准cmos制造工艺兼容；而且现有的1t器件中吸光层较浅，本文档来自技高网...

【技术保护点】

1.一种基于半浮栅的像素器件，其特征在于，包括形成于两个相邻浅槽隔离之间的深阱和沟槽晶体管；所述沟槽晶体管包括有源区、源极、漏极、半浮栅和控制栅；所述有源区与所述深阱紧邻；所述源极位于所述有源区的顶部表面，且通过所述半浮栅与所述深阱相隔开；所述漏极位于所述深阱远离所述有源区的一侧顶部表面；所述半浮栅覆盖所述深阱的部分表面，并部分嵌入所述有源区，且通过第一氧化层与所述深阱的侧壁和所述有源区相隔开；所述半浮栅顶部表面依次形成有第二氧化层和所述控制栅。

2.根据权利要求1所述的基于半浮栅的像素器件，其特征在于，所述深阱为N型掺杂的深N阱；所述有源区为P型轻掺杂；所述源极、所述漏极和...

【技术特征摘要】

1.一种基于半浮栅的像素器件，其特征在于，包括形成于两个相邻浅槽隔离之间的深阱和沟槽晶体管；所述沟槽晶体管包括有源区、源极、漏极、半浮栅和控制栅；所述有源区与所述深阱紧邻；所述源极位于所述有源区的顶部表面，且通过所述半浮栅与所述深阱相隔开；所述漏极位于所述深阱远离所述有源区的一侧顶部表面；所述半浮栅覆盖所述深阱的部分表面，并部分嵌入所述有源区，且通过第一氧化层与所述深阱的侧壁和所述有源区相隔开；所述半浮栅顶部表面依次形成有第二氧化层和所述控制栅。

2.根据权利要求1所述的基于半浮栅的像素器件，其特征在于，所述深阱为n型掺杂的深n阱；所述有源区为p型轻掺杂；所述源极、所述漏极和所述控制栅为n型重掺杂；所述半浮栅为p型掺杂。

3.根据权利要求2所述的基于半浮栅的像素器件，其特征在于，所述深n阱的掺杂离子为磷；所述源极、所述漏极和所述控制栅的掺杂离子为砷，所述源极和所述漏极掺杂浓度为4.5×102cm-3；所述半浮栅的掺杂离子为硼，掺杂浓度为1×1018cm-3。

4.根据权利要求1所述的基于半浮栅的像素器件，其特征在于，所述像素器件的节距为1.8μm...

【专利技术属性】
技术研发人员：张卫，徐航，杨雅芬，孙清清，郭剑斌，
申请(专利权)人：复旦大学，
类型：发明
国别省市：