高速复用IO的时序收敛方法、系统及终端技术方案

本申请提供了一种高速复用IO的时序收敛方法、系统及终端，通过将对高速复用IO的时序分析及修复操作从集成电路的功能时序检查独立出来单独完成，并建立针对高速复用IO的IO时序约束，首先运行最坏电路工作条件，将各高速复用IO划分为一或多个高速复用IO组，以分别对各高速复用IO组执行时序分析及修复操作，在所有高速复用IO组全部时序收敛时，再依次运行预设的多个指定电路工作条件，执行回归测试操作；从而自动完成各高速复用IO的时序分析和时序修复，解决现有高速复用IO时序检查中存在的时序约束复杂、静态时序分析计算量大、时序修正工作量大以及时序收敛时间成本大的技术问题。

【技术实现步骤摘要】

本申请涉及集成电路设计，特别是涉及一种高速复用io的时序收敛方法、系统及终端。

技术介绍

1、对于mcu(microcontroller unit，微控制器)等通用类芯片，由于应用范围非常广泛，因此普遍采用io(input/output，输入输出)功能复用的方式，即每个io可用作多种不同的功能。其中，根据io传输数据的速率，每个采用功能复用的io可划分为低速复用io和高速服复用io。对于低速复用io，如uart(universal asynchronous receiver/transmitter，通用异步收发传输器)、i2c(inter-integrated circuit，集成电路总线)等，运行速度较慢，通常不需要进行时序收敛。但对于高速复用io，如sdram(synchronous dynamic randomaccess memory，同步动态随机存取存储器)、ethernet(以太网)等，对接口时序有较高要求，则需要进行时序检查并实现时序收敛。

2、在芯片设计时，通常使用静态时序分析工具(sta)配合时序约束进行自动化时序分析，基于时本文档来自技高网...

【技术保护点】

1.一种高速复用IO的时序收敛方法，应用于集成电路设计工作，其特征在于，包括：

2.根据权利要求1所述的高速复用IO的时序收敛方法，其特征在于，构建IO布局布线网表以及IO时序约束的方式包括：

3.根据权利要求2所述的高速复用IO的时序收敛方法，其特征在于，所述IO时序约束包括：时钟信号的时钟频率约束和时钟周期约束、输入信号与时钟信号之间的输入延迟约束、输出信号与时钟信号之间的输出延迟约束、输入信号与输出信号之间的路径延迟约束以及信号不同数据位之间的时序偏斜约束。

4.根据权利要求1所述的高速复用IO的时序收敛方法，其特征在于，根据构建的IO布局布线网...

【技术特征摘要】

1.一种高速复用io的时序收敛方法，应用于集成电路设计工作，其特征在于，包括：

2.根据权利要求1所述的高速复用io的时序收敛方法，其特征在于，构建io布局布线网表以及io时序约束的方式包括：

3.根据权利要求2所述的高速复用io的时序收敛方法，其特征在于，所述io时序约束包括：时钟信号的时钟频率约束和时钟周期约束、输入信号与时钟信号之间的输入延迟约束、输出信号与时钟信号之间的输出延迟约束、输入信号与输出信号之间的路径延迟约束以及信号不同数据位之间的时序偏斜约束。

4.根据权利要求1所述的高速复用io的时序收敛方法，其特征在于，根据构建的io布局布线网表以及io时序约束，对高速复用io组执行时序分析及修复操作的方式包括：

5.根据权利要求4所述的高速复用io的时序收敛方法，其特征在于，采用静态时序分析工具对高速复用io组执行时序分析操作...

【专利技术属性】
技术研发人员：刘宇，张超，苏阳平，
申请(专利权)人：上海先楫半导体科技有限公司，
类型：发明
国别省市：