半导体器件及其制造方法技术

技术编号:46031411 阅读:14 留言:0更新日期:2025-08-05 19:33
本发明专利技术提供一种半导体器件及其制造方法,该制造方法在以多晶硅栅极为掩膜,刻蚀去除所述多晶硅栅极暴露出的栅氧化层之后,且在进行后续结构的制造工序之前,采用包含第一离子的掺杂离子进行倾斜离子注入,从而使第一离子至少被注入到所述栅氧化层边缘与所述衬底的交界处以及所述栅氧化层边缘和所述多晶硅栅极的交界处,由此在经历后续结构的制造工序的相应热处理工艺过程中,可以利用交界处的第一离子提高栅氧化层边缘的顶角和底角的再氧化速率,使栅氧化层边缘的顶角向上侵入多晶硅栅极、底角向下侵入衬底,进而使栅氧化层呈边缘厚且中间薄的形貌,由此保证栅氧化层等效厚度的大小且避免平面型栅氧化层厚度减薄所带来的不利问题。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造,特别涉及一种半导体器件及其制造方法


技术介绍

1、集成电路技术不断发展,器件特征尺寸按摩尔定律不断缩小,已逼近物理极限,短沟道效应、热载流子效应、漏致势垒降低效应等问题对器件产生严重影响,器件性能的退化不容忽视。其中,为了有效抑制短沟道效应,提高栅控能力,现有技术中一般会随着器件特征尺寸的不断微缩,不断减薄栅氧化层(通常是平面型,其上下表面均是平面)的厚度,例如如图1所示,在其他参数均相同的情况下,具有较薄的栅氧化层gox’的器件的栅控能力高于具有较后的栅氧化层gox的器件的栅控能力。但是栅氧化层厚度的不断减薄会伴随着栅极的泄露电流升高以及栅漏之间的击穿电压的降低,同时也增大了热载流子效应(hci)的风险。

2、因此,如何在实现栅氧化层厚度减薄的同时,避免栅氧化层厚度减薄带来栅极泄露电流升高、栅漏之间的击穿电压降低、热载流子效应增大等问题,已经成为本领域技术人员重点研究的技术问题之一。


技术实现思路

1、本专利技术的目的在于提供一种半导体器件及其制造方法,其能够在实本文档来自技高网...

【技术保护点】

1.一种半导体器件的制造方法,其特征在于,包括:

2.如权利要求1所述的制造方法,其特征在于,采用湿法刻蚀工艺,刻蚀去除所述多晶硅栅极暴露出的所述栅氧化层,以形成所述栅极结构。

3.如权利要求1所述的制造方法,其特征在于,所述制造方法包括以下参数中的至少一者:

4.如权利要求3所述的制造方法,其特征在于,所述第三族元素离子包括硼离子、铝离子、镓离子中的至少一种,所述第五族元素离子包括氮离子、磷离子、砷离子中的至少一种,所述卤族元素离子包括氟离子、氯离子、溴离子中的至少一种。

5.如权利要求3所述的制造方法,其特征在于,所述第一离子包括氮离子...

【技术特征摘要】

1.一种半导体器件的制造方法,其特征在于,包括:

2.如权利要求1所述的制造方法,其特征在于,采用湿法刻蚀工艺,刻蚀去除所述多晶硅栅极暴露出的所述栅氧化层,以形成所述栅极结构。

3.如权利要求1所述的制造方法,其特征在于,所述制造方法包括以下参数中的至少一者:

4.如权利要求3所述的制造方法,其特征在于,所述第三族元素离子包括硼离子、铝离子、镓离子中的至少一种,所述第五族元素离子包括氮离子、磷离子、砷离子中的至少一种,所述卤族元素离子包括氟离子、氯离子、溴离子中的至少一种。

5.如权利要求3所述的制造方法,其特征在于,所述第一离子包括氮离子、氟离子或者氮离子和氟离子的组合。

6.如权利要求1-5中任一项所述的制造方法,其特征在于,所述倾斜离子注入的工艺为轻掺杂漏区注入工艺,所述第一离子包括用于形成轻掺杂区的n型离子或p型离子,且所述n型离子或p型离子从...

【专利技术属性】
技术研发人员:请求不公布姓名
申请(专利权)人:青岛澳柯玛云联信息技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1