键合芯片制造方法及电性能改善型键合芯片技术

本发明专利技术属于半导体器件制造领域，尤其涉及一种键合芯片制造方法及电性能改善型键合芯片。包括：步骤S1，将至少第一晶圆和第二晶圆堆叠键合而形成晶圆堆叠结构；步骤S2，蚀刻形成硅通孔导电图案层；步骤S3，以在晶圆堆叠结构的键合层侧边不会产生缝隙的方式，在晶圆堆叠结构外表面和硅通孔导电图案层表面形成阻挡层/籽晶层；步骤S4，进行电化学沉积，形成镀铜层。利用本发明专利技术，不用考虑堆叠晶圆的键合缝隙和侧壁的特殊形貌，可以运用单片晶圆常规的B&S PVD、Cu电化学电镀的工艺配方，大大减小了工艺开发的周期与工艺难度。

【技术实现步骤摘要】

本专利技术属于半导体器件制造领域，尤其涉及一种键合芯片制造方法及电性能改善型键合芯片。

技术介绍

1、在现有的键合芯片制造方法中，通过晶圆键合产生的边缘键合形貌会对后续的电化学电镀工艺产生影响。后续在晶圆键合、晶圆减薄之后，在堆叠的减薄晶圆继续进行形成具有对准标记、硅通孔、混合键合过孔/焊盘等相关结构的大马士革工艺。在阻挡层&籽晶层(b&s)工艺结束之后，在进行电化学电镀工艺时，会出现无法正常上电的情况。原因是，边缘存在缝隙，b&s工艺无法对边缘键合缝隙的位置实施填充。电化学电镀的电接触导电探针，由于其硬件设计，接触的是堆叠晶圆的下台阶处，由于键合缝隙内部没有填充进去b&s(主要是cu籽晶层)导致导电层断裂，从而最终导致电化学电镀工艺异常。

技术实现思路

1、鉴于现有技术中存在的问题，本专利技术提供一种具有电性能改善功能的键合芯片制造方法，包括：步骤s1，将至少第一晶圆和第二晶圆堆叠键合而形成晶圆堆叠结构；步骤s2，对所述晶圆堆叠结构进行蚀刻，形成硅通孔导电图案层；步骤s3，以本文档来自技高网...

【技术保护点】

1.一种具有电性能改善功能的键合芯片制造方法，其特征在于，包括：

2.根据权利要求1所述的键合芯片制造方法，其特征在于，

3.根据权利要求1所述的键合芯片制造方法，其特征在于，

4.根据权利要求3所述的键合芯片制造方法，其特征在于，

5.根据权利要求4所述的键合芯片制造方法，其特征在于，

6.根据权利要求1所述的键合芯片制造方法，其特征在于，

7.根据权利要求6所述的键合芯片制造方法，其特征在于，

8.利用权利要求1至7中任一项所述的键合芯片制造方法生成的电性能改善型键合芯片。

【技术特征摘要】

1.一种具有电性能改善功能的键合芯片制造方法，其特征在于，包括：

2.根据权利要求1所述的键合芯片制造方法，其特征在于，

3.根据权利要求1所述的键合芯片制造方法，其特征在于，

4.根据权利要求3所述的键合芯片制造方法，其特征在于，

5...

【专利技术属性】
技术研发人员：赵博，田焕娜，徐鹏，刘括，
申请(专利权)人：北京芯力技术创新中心有限公司，
类型：发明
国别省市：